用八选一数据选择器 74LS151 设计一个 8421BCD 非法码检测电路

数字电⼦技术典型题选数字电⼦技术典型题选⼀、填空题1．在数字电路中，逻辑变量的值只有个值，即和。

2．在逻辑函数的化简中，合并最⼩项的个数必须是2n 个。

3．组合逻辑电路的输出仅取决于该电路当前的输⼊信号,与电路原来的状态。

4．TTL三态门的输出有三种状态：⾼电平、低电平和⾼阻态状态。

5．基本的逻辑关系有，，。

6．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步计数器。

7. A/D转换器的转换过程包括，，，四个步骤。

8．施密特触发器有 2 个稳定状态.，单稳态触发器有 1 个稳定状态.，多谐振荡器有0 个稳定状态。

9．随机存储器RAM的电路结构主要由、和三部分组成。

为构成4096×8的RAM，需要⽚1024×4的RAM芯⽚，并需要⽤位地址码以完成寻址操作。

10. 8位移位寄存器，串⾏输⼊时经个CP脉冲后，将得到8位数据的并⾏输出；欲将其串⾏输出，需经个CP脉冲后，数码才能全部输出。

11．(93)10= ( ) 16= ( ) 8= ( ) 2 。

12．寻址1M×16的内存单元需要⽤根地址线，根数据线。

13．RS触发器的特性⽅程为，其约束条件为。

14. D触发器的特性⽅程T触发器的特性⽅程。

15．正逻辑中，⾼电平表⽰，低电平表⽰。

16．时序逻辑电路通常由和两部分组成。

17．共阴极的LED数码管应与输出电平有效的显⽰译码器匹配。

18.共阳极的LED数码管应与输出电平有效的显⽰译码器匹配。

19．某逻辑函数F的卡诺图如图所⽰，则F= 。

20.单稳态触发器的特点是电路有⼀个和⼀个。

21.“逻辑相邻”是指两个最⼩项因⼦不同，⽽其余因⼦。

22..在数字系统中，所有的运算都可以分解成和两种操作。

23..TTL电路如图,则F1= F2=F3=24. CMOS电路的阈值电压为。

25. 现场可编程门阵列FPGA 主要由IOB CLB 互连资源和SRAM组成。

25. A/D转换过程包括，，，等步骤。

习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。

习题4.1图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。

习题4.2图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．习题4.3图解：B A B A B A AB B AB A AB B AB A F ⊕=∙=∙∙∙=∙∙∙=4.4由与非门构成的某表决电路如图所示。

其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。

（1） 试分析电路，说明决议通过的情况有几种。

（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。

习题4.4图解：（1）ABD BC CD ABD BC CD L ++=∙∙=B AC & && & D L B A =1 =1 =1FF A B & && & & F B AABCD L ABCD L 0000 0001 0010 0011 0100 0101 0110 01110 0 0 1 0 0 1 11000 1001 1010 1011 1100 1101 1110 11110 0 0 1 0 1 1 1(3)根据真值表可知，四个人当中C 的权利最大。

4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。

习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕∙⊕= (2)S 1S 0 L 00 01 10 11A+BB A +ABAB4.6试分析图所示电路的逻辑功能。

习题4.6图解：（1）ABC C B A F )(++=A BS 1S 0L =1 =1 &=1& & & & &FA BC电路逻辑功能为：“判输入ABC 是否相同”电路。

实验四组合逻辑电路的设计（数据选择器和全加器）一、实验目的1．熟悉各种常用 MSI 组合逻辑电路的功能与使用方法。

2．掌握多片 MSI 组合逻辑电路的级联、功能扩展。

3．掌握使用数据选择器和全加器设计组合逻辑电路。

4．进一步培养查找和排除数字电路常见故障的能力。

二、实验器件1． 74LS151 八选一数据选择器。

2． 74LS283 四位二进制全加器。

三、实验原理1.数据选择器又叫多路开关。

数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入选择一个并将其送到一个公共的输出端。

它的功能类似一个多掷开关。

2. 74LS151 为互补输出的 8 选 1 数据选择器，选择控制端（地址端）为A、 B、 C，按二进制译码，从 8 个输入数据中选择一个需要的数据送到输出端 Y， S 为使能端，低电平有效。

当 S=0 时，若 CBA=000 时，则选择D0 数据到输出端，即 Y= D0 ，若 CBA=001时，则选择D1数据到输出端，即 Y= D1，其余类推。

引脚图如图11，功能表如表8所示。

当函数输入变量数大于数据选择器地址端时，可以选用一个或几个变量做数据。

3. 全加器是数字系统尤其是计算机中最基本的运算单元电路，其主要功能是实现二进制数算数加法运算，所谓全加器是指既考虑低位来的进位也考虑对高位进位的加法器。

以串行方式完成全加运算的逻辑电路，称为串行全加器；以并行方式完成全加运算的逻辑电路，称为并行全加器。

我们常用的是具有超前进位功能的 4 位全加器 74LS283，是典型的中规模二进制超前进位全加器。

C0 是最低位的进位输入，C4 为相加后的进位输出，它可以完成 A 4A 3A 2A1 +B4B3B2B1 +C0 =C 4S3S2S1S0 二进制加法运算，其引脚图如图12 所示，功能表如表 9 所示。

四、实验内容1、用八选一数据选择器 74LS151 设计一个 8421BCD 非法码检测电路，当输入为非法码组时，输出为 1,否则为零。

一、写出二进制数1110001.11对应的八进制、十进制、十六进制和8421BCD 码形式的数值。

（1110001.11）2 = (161.6)8= (113.75)10 = (71.C)16=(0001 0001 0011.01110101)8421BCD(6C.8)16=（1101100.1）2= (154.4)8= (108.5)10=(0001 0000 1000. 0101)8421BCD（10011000）8421BCD =（1100010 ）2=（ 98 ）10=（ 62 ）16。

二、下图所示各电路均由TTL 门组成，已知R on =3.2K Ω，R off =0.91K Ω，试分别写出Y 1-Y 4的逻辑函数表达式。

A BY 12A B 4K 3Y 4Y 1-Y 4的逻辑函数表达式BA Y =1D C B A Y ∙=2B A B A Y =⊗⊗=)1)(0(3C B A C B A Y +=4Y 1Y 2A B 39KY 4Y 1-Y 4的逻辑函数表达式B A 1=Y DC B A Y ∙=20)1()0(3=+++=BA YC C 4B A B A Y +=AB11 B A + AA B A BAA B1AB B A 1三、1．要将一D 触发器转换为JK 触发器，则应令D= n n Q K Q J +2．上升沿触发的JK 触发器输入端波形（D R 为异步清0端，D S 为异步置数端）如下图所示，试画出输出端Q 的工作波形。

CP QS D R D J K↑∙+=+CP Q K Q J Q n n n )(1CP QS D R D J K3．上升沿触发的D 触发器输入端波形（D R 为异步清0端，D S 为异步置数端）如下图所示，试画出输出端Q 的工作波形。

↑∙=+CP Q n D 1CP QD S DR D4．上升沿触发的D 触发器输入端波形（D R 为异步清0端，D S 为异步置数端）如下图所示，试画出输出端Q 的工作波形。

数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。

CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。

设触发器的初始状态为Q0=0，Q1=0。

D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。

CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。

（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。

图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。

CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。

Y图4-67．分析图4-7所示电路的逻辑功能。

（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。

CP图4-78．时序逻辑电路分析。

电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。

并说明电路的功能。

1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。

1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。

（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。

实验四 组合逻辑电路的设计（二）一、实验目的1． 熟悉各种常用MSI 组合逻辑电路的功能与使用方法； 2． 掌握多片MSI 组合逻辑电路的级联、功能扩展； 3． 学会使用MSI 逻辑器件设计组合电路；4． 进一步培养查找和排除数字电路常见故障的能力。

二、实验器件1． 74LS151 八选一数据选择器 2． 74LS283 四位二进制全加器 三、实验原理见实验三。

四、设计举例例：使用全加器实现四位二进制相减。

原理：减去某个二进制数就是加上该数的补码（即反码加“1”），所以二进制数A 和B 相加，先将B 变为反码，然后与数A 相加，并令C1=1，即可。

电路如图4—1示：A 0A 2A 3A 1被减数减数B 0 B 1B 2B 3V CCC 4C 1C 0∑∑1∑2∑3∑0图 4-1例：设计一四变量输入组合逻辑电路。

当四个输入中有奇数个高电平“1”时输出高电平“1”，否则输出低电平“0”。

原理：设输入四变量为DCBA ，输出为Y ，其真值表入图4—2（a ）所示，输出函数Y 为：YB CDA BCD 1D 2D 3D 4D 5D 6D 7D 0∙∙∙∙∙∙A(b)用八选一数据选择器实现四变量逻辑函数时，以其中3个变量做地址，另外一个变量做数据。

选DCB三变量作为地址，A为数据，画出电路图如图4—2（b）：五、实验内容1．用八选一数据选择器74LS151设计一个8421BCD非法码检测电路，当输入为非法码组时，输出为1，否则为零。

2．用全加器实现2位二进制数相乘。

六、实验报告要求1．画出各实验步骤的实验电路逻辑图，并分析实验结果。

2．总结MSI器件的功能及使用方法。

自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。

6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。

A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。

⽤⼋选⼀数据选择器74LS151设计⼀个8421BCD⾮法码检测电路⼋选⼀数据选择器74LS151 设计⼀个8421BCD ⾮法码检测电路⽤⼋选⼀数据选择器 74LS151 设计⼀个 8421BCD ⾮法码检测电路，当输⼊为⾮法码组时，输出为 1,否则为零。

⼆进制数与B C D码的对应关系如表10所⽰。

写出函数Y的逻辑表达式。

画出电路图并接线调试，观察是否与表10相符。

表10 输⼊与输出关系由所给出⼆进制数与BCD码的对应关系可以列出输出Y的真值表,通过卡诺图化简得到了输出逻辑函数Y的最简表达式:Y=A3(A2A1Ao+A2A1Ao'+A2A1'Ao+A2'A1Ao+A2A1 'Ao'+A2'A1Ao)+A2'A1Ao*0+A2'A'Ao'*0所以可以⽤8选1数据选择器实现得D0=D1=G'=0，D2=D3=D4=Ds=D6=D,=D,A=A,B=B,C=C由此式可以画出逻辑图13如下所⽰:图13 8421BCD ⾮法码检测电路逻辑图根据图13所⽰所⽰的逻辑图，在Multisim环境下搭接电路图如图14所⽰，在图14所⽰的电路中，指⽰灯X1,X2，X3和X4⽤于指⽰输⼊的逻辑电平指⽰灯，X5⽤于指⽰输出的逻辑电平。

图14 8421BCD ⾮法码检测电路仿真图在图14所⽰的电路中，指⽰灯灭表⽰低电平，指⽰灯亮表⽰⾼电平。

当A，B，C,D 输⼊不同的电平时，其仿真结果如图15所⽰。

图15所对应的输⼊输出结果如表11所⽰。

表 11 8421BCD ⾮法码检测电路真值表图 15 8421BCD ⾮法码检测电路仿真结果由图15和表11的测试结果可知，8421BCD ⾮法码检测电路的测量结果与表10的真值表完全⼀致，说明图13所⽰的逻辑图完全正确。

1. 三极管有NPN 和PNP 两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电结＿＿＿＿＿＿；NPN 型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。

2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。

一种电路假设在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。

3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。

4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。

5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。

6. 以下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。

1.A. B. C. 2. 在以下三个逻辑函数表达式中，＿＿＿＿是最小项表达式。

A ．B A B A )B ,A (Y += B.C B C B A BC A )C ,B ,A (Y ++= C.C AB ABC B C A C B A )D ,C ,B ,A (Y +++⋅⋅=3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题5．*触发的特性表如下〔A 、B 为触发器的输入〕其输出信号的逻辑表达式为＿＿＿A ． Q n+1＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+三、化简以下逻辑函数，写出最简与或表达式：〔共20分〕 1． Y 2＝Σm 〔0，1，8，9，10，11〕 2． Y 3见如下卡诺图四、分析设计题 (共 30分)1．四选一数据选择器的功能见下表，要实现Y 〔A ，B ，C 〕＝Σm 〔1，4，6，7〕功能，芯片应如何连接，画出电路连接图〔需写出必要的解题步骤〕〔20分〕1 2 发器的初始状态均为"0〞〔10分〕。

数字逻辑与CPU 仿真实验报告姓名：班级：学号：仿真实验摘要：Multisim是Interactive Image Technologies公司推出的以Windows为基础的仿真工具，具有丰富的仿真分析能力。

本次仿真实验便是基于Multisim软件平台对数字逻辑电路的深入研究，包括了对组合逻辑电路、时序逻辑电路中各集成元件的功能仿真与验证、对各电路的功能分析以及自行设计等等。

一、组合逻辑电路的分析与设计1、实验目的（1）掌握用逻辑转换器进行逻辑电路分析与设计的方法。

（2）熟悉数字逻辑功能的显示方法以及单刀双掷开关的应用。

（3）熟悉字信号发生器、逻辑分析仪的使用方法。

2、实验内容和步骤（1）采用逻辑分析仪进行四舍五入电路的设计①运行Multisim，新建一个电路文件，保存为四舍五入电路设计。

②在仪表工具栏中跳出逻辑变换器XLC1。

图1-1 逻辑变换器以及其面板③双击图标XLC1，其出现面板如图1-1所示④依次点击输入变量，并分别列出实现四舍五入功能所对应的输出状态（点击输出依次得到0、1、x状态）。

⑤点击右侧不同的按钮，得到输出变量与输入变量之间的函数关系式、简化的表达式、电路图及非门实现的逻辑电路。

⑥记录不同的转换结果。

（2）分析图1-2所示代码转换电路的逻辑功能①运行Multisim，新建一个电路文件，保存为代码转换电路。

②从元器件库中选取所需元器件，放置在电路工作区。

•从TTL工具栏选取74LS83D放置在电路图编辑窗口中。

•从Source库取电源Vcc和数字地。

•从Indictors库选取字符显示器。

•从Basic库Switch按钮选取单刀双掷开关SPD1，双击开关，开关的键盘控制设置改为A。

后面同理，分别改为B、C、D。

图1-2 代码转换电路③将元件连接成图1-2所示的电路。

④闭合仿真开关，分别按键盘A、B、C、D改变输入变量状态，将显示器件的结果填入表1-1中。

⑤说明该电路的逻辑功能。

数字电路练习题一 填空题：1．逻辑函数Y AB C =+表示成最小项表达式（ ）。

2．将2004个“1”异或起来得到的结果是（ ）。

3．半导体存储器的结构主要包含三个部分，分别是（ ）、（ ）、（ ）。

4．由555定时器构成的三种电路中，（ ）和（ ）是脉冲的整形电路。

5．逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。

6.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ ）电路和（ ）电路。

7．施密特触发器有（ ）个稳定状态.，多谐振荡器有（ ）个稳定状态。

8. 在室温下，TTL 门电路输出高电平为 V ，阈值电压为 V ，输出低电平 V 。

CMOS 门电路输出高电平可接近 ，输出电电平接近 V 9. 触发器按电路结构可分为 、 和 ；10. 组合逻辑电路产生竞争冒险的内因是 ；11. 三位二进制减法计数器的初始状态为101，四个CP 脉冲后它的状态为 ； 12. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= ； 13 C A AB Y +=，Y 的最简与或式为 ；14. 如图2所示为TTL 的TSL 门电路，EN=0时，Y 为 ，EN=1时，Y= ； 15. 触发器按逻辑功能可分为RS 、JK 、 、 和D ；16 四位二进制减法计数器的初始状态为0011，四个CP 脉冲后它的状态为 ； 17. 数字系统中常用的各种数字部件，就其结构和工作原理而言可分为两大类， 即 和 。

二 选择题1．十进制数3.625的二进制数和8421BCD 码分别为（ ）A ． 11.11 和11.001B ．11.101 和0011.011000100101C ．11.01 和11.011000100101D ．11.101 和11.101 2．下列几种说法中错误的是（ ）A ．任何逻辑函数都可以用卡诺图表示。

B ．逻辑函数的卡诺图是唯一的。

C ．同一个卡诺图化简结果可能不是唯一的。

第4章组合逻辑电路一、选择题1．在下列逻辑电路中，是组合逻辑电路的有（）。

[北京邮电大学2015研]A．译码器B．编码器C．寄存器D．全加器【答案】ABD【解析】寄存器是由一组触发器组成的，所以属于时序逻辑电路，剩余均为典型的组合逻辑电路。

2．用三线-八线译码器74LS138（如图4-1所示）和辅助门电路实现逻辑函数Y=A+A A，可使用（）。

[北京邮电大学2015研]221图4-1A ．与非门，014567Y=Y Y Y Y Y YB ．与门，23Y=Y YC ．或门，23Y=Y Y +D ．或门，014567Y=Y Y Y Y Y Y +++++【答案】A【解析】将逻辑函数式Y 转换为最小项之和的形式，Y ＝Y 0＋Y 1＋Y 4＋Y 5＋Y 6＋Y 7，而译码器的输出为Y i ′，所以要对逻辑函数式进行变换，得到符合译码器输出信号的形式组合后，添加辅助的与非门即可。

3．图4-2中能实现函数F ＝A ＿B ＋BC ＿的电路为（ ）。

[中国海洋大学2019研]图4-2A．电路（a）B．电路（b）C．电路（c）D．都不是【答案】C【解析】将逻辑函数式转换为F的最小项之和的形式，然后对逻辑函数式进行变换，得到符合译码器输出信号的形式组合后可知C可实现。

电路（a）和电路（b）均实现AC＋B′。

二、填空题如图4-3所示电路为4选1数据选择器构成的组合电路，写出其输出端的最简与或式F ＝（）。

[北京邮电大学2015研]图4-3【答案】F＝[C′（A1′A0′）＋C′（A1′A0）＋1（A1A0′）＋C′（A1A0）]【解析】根据数据选择器的逻辑函数式进行相应输入位的书写即可。

三、分析题1．分析图示逻辑电路，求输出Y（A，B，C）的最小项之和表达式（用∑m的形式表示）。

4选1数据选择器的功能表如图4-4所示。

[山东大学2017研]图4-4 4选1数据选择器表4-1 4选1数据选择器功能表解：Y＝A′B′C′＋A′B·1＋AB′C′＋ABC＝A′B′C′＋A′B·（C′＋C）＋AB′C′＋ABC＝∑m（0，2，3，4，6）2．用一片3线-8线译码器74LS138和其他必要的门电路实现函数F（A，B，C）＝AB ＋AC。

数字电子技术复习常见问题汇总第一章 逻辑代数基础一、 数制编码1、各种进制之间的相互转化和用编码表示数 例1、（10110.101）B =（_________）D =（___________）H =(____________)8421BCD=(__________)5421BCD =(__________)余三BCD注意：此种题型重要，必须掌握。

2、给定一个函数F ，求它的反函数和对偶函数例2、已知)()C A C A B C B AC F +++=，则________________________=F ，方法：求反函数的方法是：（1） 与和或互换，0和1互换，原变量和反变量互换，（2） 此互换过程不能改变原函数运算顺序，同时如果非号不是单变量的非号，则应保留。

求对偶函数的方法是：（1） 与或互换，0和1互换，注意原变量和反变量不互换。

（2） 互换过程不能改变原函数的运算顺序。

解：[][]))(())(())(())((C A C A B C B C A F C A C A B C B C A F +++•++='+++•++=二、 代数法化简逻辑函数1、 给定一个函数，求：与或式和与非—与非式方法：求函数的与或式和与非—与非式，采用先求与或式，然后两次求反即可 例3、C B C B B A B A F +++=，采用代数法求F 的与或式和与非—与非式 解：方法1：先求与或式，采用添项法CB C A B A C B C A C B B A C B C A C B B A C B C A B A C B B A C B C A C B B A B A C B C B B A B A F ++=+++=+++=++++=++++=+++=)()()(解、此方法采用添项法，技巧性较强，此时可以先用卡诺图化简， 从图上观察合并项的规律BA CBC A C B C B A B A C B A C B A BC A C B C B A C B A B A BC A C B A C B C B B A B A F ++=+++++=+++++=+++=)()()(求出与或式后，再两次求非，即得函数的与非—与非式C B C A B A C B C A B A C B C A B A F ••=++=++==2、给定一个函数，求：或非—或非式，或与式，与或非式方法：先求反函数的与或式，然后求出函数的与或非式，再变形得或非—或非式，或与式例4、E D CE BCE ACE B A F ++++=，采用代数法求F 的或非—或非式，或与式，与或非式解：)()E B (D C B ()E A (D C (F )(EC ED C F )())()((或与式））或非式或非与或非式+•++•+•++=⇒−+++++++++=⇒+++=⇒+++=+++=++=⇒++=++++=A B D B A A EB DC B E AD C A F EB DC B E AD C AE D E C B A E D CE B AF ED CE B A E D CE BCE ACE B A F三、 卡诺图法化简逻辑函数 1、 一般逻辑函数的化简：（1） 求函数的与或式和与非—与非式，可以采用圈1法,求出与或式后两次求反。

数字电⼦技术试题库及答案-期末考试秘籍数字电⼦技术期末试题库⼀、选择题：A组：1.如果采⽤偶校验⽅式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某⼀逻辑函数真值表确定后，下⾯描述该函数功能的⽅法中，具有唯⼀性的是（ B ）A、逻辑函数的最简与或式B、逻辑函数的最⼩项之和C、逻辑函数的最简或与式D、逻辑函数的最⼤项之和３、在下列逻辑电路中，不是组合逻辑电路的是（ D ）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（ D ）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A ）优先编码功能，因⽽（ C ）多个输⼊端同时为１。

A、有B、⽆C、允许D、不允许７、（ D ）触发器可以构成移位寄存器。

B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（ A ）电路A、并⾏⽐较型B、串⾏⽐较型C、并－串⾏⽐较型D、逐次⽐较型9、某触发器的状态转换图如图所⽰，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电⼦专业作）对于VHDL以下⼏种说法错误的是（A ）A VHDL程序中是区分⼤⼩写的。

B ⼀个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接⼝进⾏的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电⼦设备中最常采⽤的数制是--------------------------------（ A ）A.⼆进制B.⼋进制C. ⼗进制D.⼗六进制2、⼗进制数6在8421BCD码中表⽰为--------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所⽰电路中，使__AY 的电路是A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. ⼀个稳态C. 没有稳态D. 不能确定6、已知输⼊A、B和输出Y的波形如下图所⽰，则对应的逻辑门电路是-------（ D ）A. 与门B. 与⾮门C. 或⾮门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器D. 数据选择器8、在某些情况下，使组合逻辑电路产⽣了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放⼤9、下列哪种触发器可以⽅便地将所加数据存⼊触发器，适⽤于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．⼗进制数25⽤8421BCD 码表⽰为 A 。

《数字电路与数字逻辑》练习题一一、填空1．将下列二进制数转为十进制数（1001011）B = （ ）D （11．011）B = （ ）D2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3．把下列4个不同数制的数(376.125)D 、(110000)B 、(17A)H 、(67)O （ 按从大到小的次序排列（ ）>（ ）>( )>( ) 。

将下列各式变换成最简与或式的形式=+B AB （ ）=+AB A （ ）=++BC C A AB （ ）4．将下列二进制数转为十进制数（101000）B = （ ）D （11．0101）B = （ ）D5．将下列十进制数转为二进制数，八进制数和十六进制数（0．8125）= （ ）B = （ ）O = （ ）H（254．25）= （ ）B = （ ）O = （ ）H6．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+125）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码（—42）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码7．逻辑函数C A CD AB F ++=的对偶函数F '是__________________________；其反函数F 是_________________________。

8．当j i ≠时，同一逻辑函数的最小项=⋅j i m m _________；两个最大项=+j i M M ___________。

9．（43.5）10=（_________）2=（_________）16。

10．n 个输入端的二进制译码器，共有_________个输出端，对于每一组输入代码，将有_________个输出端具有有效电平。

11.将下列二进制数转为十进制数（1010001）B = （ ）D （11．101）B = （ ）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+254.25）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码13.把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（ ）>（ ）>( )>( ) 。

数字电路与逻辑设计实验报告实验九８4２1码检测电路得设计姓名:_____＿_＿_学号：１7XXXXXX班级：电子XXXX一、实验目得1、了解检测电路得工作原理。

2、进一步掌握同步时序电路得设计方法。

二、实验器件１、实验箱、万用表、示波器。

2、74ＬS73, 7４LS74, 7４LS00, 74ＬS20，74ＬS19７。

三、实验预习根据使用器件得不同, 我们可以设计出两种不同思路得电路、米里时序电路:根据需求, 按照米里时序电路得设计流程得到触发器驱动方程、首先画出状态转换图, 并对图做出适当简化、保留S0, S１, Ｓ3, S4 , S７，S8六个状态,并用3个JK触发器得２^3 ＝8个状态中得6个表示它们,状态分配表如下图、将上面得状态转换与输出写成上述得代数形式有根据上表画出Q３,Q2,Q１，X得次态卡诺图, 并进而得到各个端口得驱动方程、Q１:化简得到Q1n+1=Q2ｎｘQ——1——n + X——x Ｑ2 ｎｘQ１n有J１= Q2，K１= (X——Ｑ２）’Q2:化简得到Q2n+1＝Q——1——ｎx Q——2——n x Q——3——n + X——x Q2ｎx Q——1——n有J2 = Q——1——ｎx Q——3——ｎ, K2 = (X——x Q——1——n)’Q3:化简得到Ｑ3n+1 = Q——3——ｎQ１n有Ｊ3 = Q1n, K3 = １F：化简得到Ｆ= X Q3 n Q——1——n这样，就能使用三个ＪK触发器构造一个8421码检测电路, 为保证正确性还可以添加一个74LS７4触发器来保证Ｘ已经转变、用于仿真时得动态测试, 我们还需要一种16进制得串行输出计数器, 即按顺序串行输出0００0->１000-＞0100…, 对每个数从最低位开始, 依次输出4个二进制数、我们可以借助计数器与寄存器实现该器件, 首先使用一个计数器实现4分频，从已有得f 频率,50占空比得时钟信号中获取f/4频率得, １2、5占空比得同相位脉冲信号、再使用这两个时钟循环地执行计数－>4次移位读数->置数得工作，画出电路图如下所示、其输出波形得一个周期如下面得波形图所示:靠上信号为器件输出, 靠下信号为时钟脉冲, 容易瞧出经过64个时钟周期, 器件输出了从0０00到1111得串行形式、把该输出作为8421检测电路得输入X, 得到电路图如下、其波形如下所示:可见在一整个0~１5得序列中,只有6种数字引起了电路得非法脉冲，分别就就是10１０, 10１1, 1１00, 1101, 1１１０, 与1１11, 仿真时由于给定时钟信号得固有问题, 无法从S0状态开始检验, 但仍然不影响我们仿真验证得完备性、摩尔型时序电路摩尔时序电路无需考虑输入,输出与状态之间得关系, 我们只需要使用寄存器与计数器来收集输入得信号, 并进行逻辑运算即可、我们使用3个JK触发器串行读取输入得X, 并设置计数器为4进制, 这样每当计数器从0计数到３时，对三个触发器与Ｘ得状态执行一次逻辑运算, 如果满足”非BCD码”得条件,就输出一段脉冲、非BCD码得判断条件经化简后为: Q4(Q3+Ｑ２）则输出脉冲信号得逻辑表达式：Ｑ4(Ｑ3+Q2)(QA QB)计数器清零条件：QC这样,使用3个JK触发器与一个197计数器, 就实现一个BCD码判断电路、使用上面得串行16进制输出器进行动态仿真,波形如下:其中最上面得波形为电路输出，中间得波形为时钟信号, 下面得波形为串行16进制输出器产生得输入信号、可见, 只有后6个波形出现非法脉冲, 判断电路正常工作、四、实验内容1、实验目得本实验要求设计一一个８421BCD码(串行输入)检测电路。