ssd1306中文手册

简介

SSD1306是一个单片CMOS OLED/PLED驱动芯片可以驱动有机/聚合发光二极管点阵图形显示系统。由128 segments 和64 Commons组成。该芯片专为共阴极OLED面板设计。SSD1306中嵌入了对比度控制器、显示RAM和晶振，并因此减少了外部器件和功耗。有256级亮度控制。数据/命令的发送有三种接口可选择：6800/8000串口，I2C接口或SPI接口。适用于多数简介的应用，注入移动电话的屏显，MP3播放器和计算器等。

特性

1.分辨率：128 * 64 点阵面板

2.电源：

a)VDD = 1.65V to 3.3V 用于IC逻辑

b)VCC = 7V to 15V 用于面板驱动

3.点阵显示

a)OLED驱动输出电压，最大15V

b)Segment最大电流：100uA

c)常见最大反向电流：15mA

d)256级对比亮度电流控制

4.嵌入式128 * 64位SRAM显示缓存

5.引脚选择MCU接口

a)8位6800/8000串口

b)3/4线SPI接口

c)I2C接口

6.水平和垂直两个方向的屏幕保存连续滚动功能。

7.RAM写同步信号

8.可编程的帧率和多重比率

9.行重映射和列冲映射

10.片上晶振

11.两种封装COG和COF

12.工作温度范围广：-40℃to 85℃

订购信息

暂不翻译

结构方框图

功能块描述

MCU接口选择

SSD1306MCU接口由8个数据引脚和5个控制引脚组成。引脚分配由不同的接口选择决定，详情如下表。不同的MCU模块可以通过BS[2:0]引脚的硬件选择设置。

MCU 并口6800系列接口

不翻译

MCU 并口8080系列接口

不翻译

MCU串口（4-wire SPI）

不翻译

MCU串口（3-wire SPI）

不翻译

MCU I2C 接口

I2C通讯接口由从机地址为SA0，I2C总线数据信号（SDAout/D2输出和SDAin/D1输入）和I2C总线时钟信号SCL（D0）组成。数据和时钟信号线都必须接上上拉电阻。RES#用来初始化设备。

a.从机地址位（SA0）

SSD1306在发送或接受任何信息之前必须识别从机地址。设备将会响应从机地址，后面跟随着从机地址位（SA0位）和读写选择位（R/W#位），格式如下：

b7 b6 b5 b4 b3 b2 b1 b0

0 1 1 1 1 0 SA0 R/W#

SA0位为从机地址提供了一个位的拓展。0111100或0111101都可以做为SSD1306的从机地址。D/C#引脚作为SA0用于从机地址选择。R/W#为用来决定I2C总线接口的操作模式。R/W# = 1，读模式。R/W# = 0 写模式

b.I2C总线数据信号SDA

SDA作为发送者和接受者之间的通讯通道。数据和应答都是通过SDA发送。

应该注意的是ITO轨道电阻和SDA引脚上的上拉电阻会变成一个潜在的电压分压器。结果就是SDA上的应答可能不能达到有效的逻辑0。

SDAin和SDAout绑定到了一起作为SDA。SDAin引脚必须连接到SDA。SDAout引脚可以不连接。当SDAout引脚不连接，应答信号将会被I2C总线忽略。

c.I2C总线时钟信号SCL

I2C总线上的信息传输任务是随着一个时钟信号的，SCL。每个数据位的传输任务发生在SCL的单个的时钟周期中。

I2C总线写数据

I2C总线接口提供了写数据和命令到设备的接口。关于I2C总线的写模式的时序请参考下图：

I2c的写模式

1.主机设备通过开始条件初始化数据通讯。开始条件的定义在下面的图中展示。开始条件

通过将SDA从高拉低而SCL保持高建立。

2.从机地址紧跟着开始条件作为标志用。对于SSD1306，从机地址可以是“b0111100”或

“b0111101”通过改变SA0到LOW或HIGH（D/C引脚作为SA0）。

3.写模式的建立是通过设置R/W#为到逻辑0实现的。

4.应答位信号将在接收到一个字节的数据后发生包括从机地址和R/W#位。可以参考下面

的应答位信号的图示。应答位的定义是在应答位相关的时钟脉冲的高周期中把SDA线拉低。

5.传输完从机地址之后，控制字节或数据字节开始通过SDA传输。一个控制字节主要由

CO和D/C#位后面再加上六个0组成的。

a)如果Co为设为逻辑0，，后面传输的信息就只包含数据字节。

b)D/C为决定了下个数据字节是作为命令还是数据。如果D/C#位设为0，下一个数据

就是命令。如果D/C#位设为1，下一个数据就是数据，将会存在GDDRAM中。

GDDRAM列地址指针将会在每次数据写之后自动加1.

6.应答位将会在接收到每个控制字节或数据字节之后发生

7.写模式会在用了停止条件之后结束。停止条件：将SDA从低拉高，而SCL保持高。

请注意数据位的传输是有限制的

1.数据位，在每个SCL脉冲阶段传输，必须在时钟脉冲高周期内保持稳定状态。可以参考

下面的图示。除了开始或停止条件，数据线只能在SCL为LOW的时候转换状态。

2.SDA和SCL都必须接外接上拉电阻

命令解码器

这个模块决定了输入数据被解读为数据还是命令。数据的解读是基于D/C#引脚的输入。

如果D/C#引脚是高，D[7:0]就被解读为写到图像显示数据RAM（GDDRAM）中的显示数据。如果是低，D[7:0]的输入就被解读为一个命令。然后数据输入就会被解码并写到相关的命令寄存器中。

晶振电路和显示时间发生器

这是一个片上低功耗RC震荡电路。操作时钟（CLK）可以由内部震荡器或外部CL引脚生成。这个选择是通过CLS引脚完成的。当CLS引脚拉高，内部振荡器开启，CL应该保留开启。将CLS拉低可以静止内部振荡器，外部时钟必须连接到CL引脚上。当选择了内部振荡器之后，输出频率Fosc可以通过命令D5h A[7:4]修改。

用于显示时钟发生器的显示时钟（DCLK）是源于CLK的。分频因子“D”可以通过命令D5h 编程范围为1到16

DCLK = Fosc/D

显示的帧率是由下面的公式决定

F FRM=

F

D∗K∗No.of Mux

D 代表时钟分频。由D5h A[3:0]设置。范围是1到16

K是每行显示时钟的数量。值的计算如下：

K = 相1周期+ 相2周期+ BANK0脉冲宽度= 2 + 2 + 50 = 54 在上电重启时Number of multiplex ratio 通过command A8h设置。上电重启值为63 。

Fosc 是振荡器频率，可以通过命令D5h A[7:4]修改。值越大频率越大。

FR同步

不翻译

重启电路

当RES# 输入为LOW时，芯片初始化为下面的状态：

1.显示关

2.128 * 64显示模式

3.正常的segment和显示数据列地址和行地址映射（SEG0映射到address 00h，COM0映射

到address 00h）

4.在串口中清除移位寄存器数据

5.显示开始行设置为显示RAM地址0

6.列地址计数设为0

7.正常扫描COM输出方向

8.对比度控制寄存器设为7Fh