MAC控制器逻辑综合和可测性设计

过 ｓａ ｏ ｅ信号 选 择 ． ｃｎ ｎ ｄ 把存 储器 旁 路掉 ， 而使 存 储 别 进行 建立 时间和 保持 时 间检 查 ．时序 余量 全部 为 正 从 器 两侧 的逻辑 可 测 ． 高覆 盖率 提
一
数． 并通 过 Ｆ ｒ ａ ｔ ｏｍ ｌｖ软件 的功 能一 致性 检测 。 ｉ
时钟定 义 、时钟 偏差 、输 入延 迟 、输 出延迟 等 ；三是
２ ＭＡ 控 制器 可测 性逻辑 综 合 、 Ｃ
Ｄ Ｃ的约 束 ， Ｒ 包括 最 大 扇 出 、 大 负载 、 大上 升延 迟 最 最 ２１ 存 储单 元生 成 ．、 等： 最后 是 面积 的约束 。 在用 Ｆ Ｇ Ｇ Ａ进 行 仿 真 验 证 时 使 用 Ｘ ＬＮ 内 部 的 ＩＩＸ ２ 寄 存 器单元 扫 描替 换 要完 成 扫描 链插 入必 须 ） ２ ６３ ５ ＊ ２单 向 Ｒ Ｍ 单 元 ． Ａ 在用 Ｖ ｒ ｉｃｎＳ Ｃ ０１ ｕ ｅｉ ｌ ｏ ＭＩ ．８ ｍ Ｓｉ Ｃ将普 通 寄存 器替 换 为扫 工 艺库 进 行 综 合 时 ．要 使 用 Ｖ ｒ ｉｃ ｎＳ Ｃ ０１ ｕ 在 逻辑 综合 过 程 中 ．强 制 Ｄ ｅｉ ｌ ｏ ＭＩ ．８ ｍ Ｓｉ 描 寄存 器 ． 这个 步 骤就 是可 测性 逻辑综合 。 以用 来替 可 Ｍ ｍｏｙＣ ｍｐｌｒ （ ） 工 具 生 成 生 成 ２ ６ ３ ｅ ｒ ｏ ｉ ｅ ＭＣ ５ ＊ ２单 向 换 的 寄存 器 主要 有 四类 ， 路 选择 器 型 、 多 电平 敏 感 型 、 Ｒ Ｍ． Ａ 具体 设 置如 图 １ 所示 专 用 时钟型及 辅助 时钟 型［． 中业 内广 泛采 用 的是 多 ３其 １ 路选 择 器型 ．本 文就 是采 用这 种类 型 的寄存 器进 行扫 描替 换 。
＿ ＿
ｌ ｔｌｂ ｉ ｉ ｓ
有违反 预先 的约 束 目标 。 在综 合后 的面积为 ５８８６ ５ ． ４４ ４ 平 方 毫米 ， 比扫描 替 换前 的面积 略大 ， 由于还未 进行 布
基金 项 目： 、 １ 高性 能 以太 网 ＭＡ Ｃ控 制 器 芯 片 的 设 计 与 验 证ｆ 建省 教 育厅 Ｊ ｏ ｏ １ 福 Ａ ９ｏ）
０ ｚ的系统 时钟 ． 因此 Ｗｉ ｂ ｎ ｓ ｏ ｅ总线 相 ｈ 在 完 成 系统 总体 结构 、 ｅｉ ｇ硬 件 描述 语 言设 计 、 主要工 作在 ５ ＭＨ Ｖ ｒｏ ｌ 关模 块 时钟 约束 为 ５ ＭＨ ． ０ ｚ而与 Ｐ Ｙ层 紧密联 系的 发 Ｈ 功 能仿 真 和 Ｆ Ｇ Ｐ Ａ验 证通 过 的基 础上 ．用 逻 辑综 合 工
多， 导致 成 本增 加 ： 条扫 描链 的长 度 太长 ． 片在 机 单 芯
台上面 的测试 时 间较 长 ． 试成本 也会 增加 。 测 在本设 计共 有 扫描 单元 数 为 １ ２ ．因此 将 扫捕 链 ５２ 条数 配置 为 ２条 ， 条链 扫 描 单元 数 为 ７ １ 除 Ｔ ｓ 每 ６。 ｅｔ —
需 的．ｂ文件 ， ｄ 具体 命令 如下 ：
在 ｄ ｓｅ —ｔ ｃ ｈｌ ｌ 中输 入［： ２ １
—
３综 合 结果 分析 。用 Ｒ ｐａ相关 命 令对 综合 结 果 ） ｅｏ
进 行 分 析 可 知 ． Ｃ控 制 器 时 序 情 况 和 Ｄ Ｃ等 均 没 ＭＡ Ｒ
ｒａ ｌｂ ．Ｒ ｅ ｄ ｉ ／ ＡＤＰ１ Ｘ３ ｗｏｓ．ｂ ６ ２ ｒｔｉ １
描 模式 下 面所有 测试 信 号都 可控 ［ Ｈｉ ｎｈ ｈ ｔａａ． ４ ｍａｓｕＢ ａ ｇｒ ］ ｎ 高级 Ａ Ｉ ＳＣ芯片综合． 北京： 清华大学 出版 扫描链 插 入完 成后 ． 出 ３种文 件 用 于后 端设 计 。 社 ．０ ７． 输 ２０
分 别 为 ： 表 文 件 （ｔ ｔｐ ） 时 序 约 束 文 件 （ｔ ｔ ｐ． 网 ｅｈ ｏ ． 、 ｖ ｅｈ ｏ
和保持 时 间的检查 本 为在 Ｄ Ｔ Ｆ Ｃ环 境下 ． 分别 对芯 片
表 １ＭＡＣ 芯 片 扫 描 链 端 口 配 置
的正 常 工作 模 式 、扫 描链 Ｓ ＩＴ模 式 以及 Ｃ Ｐ Ｕ Ｅ ＨＦ ＡＴ Ｒ
模 式分 别进 行 时序分 析 ，时序 余 量均 为正 数 ，通过 检 ３２扫描 链插 入 。 ＭＡ Ｃ控 制 器 芯 片 内部存 在 存 储器 Ｉ 、多 时钟 域 、 查 。 Ｐ 结论 门控 时钟 、 异步 复位 等影 响 故 障覆盖 率 的 因素 ， 文 主 四、 本
Ｆ ｒ ｌｙ软件 ． 插 入扫 描链 后 的网表 文件 与 Ｒ Ｌ代 ｏｍａ ｔ ｉ 对 Ｔ
码 直接 进行 功能 比较 ． 得到 完全 一致 的结果 。 其 次对 Ｔ ｓ ｄ ｅｔ ｅ和 Ｓ ａ Ｅ ａ ｌ 口设 置 不 同值 ， Ｍｏ ｃｎ ｎｂｅ端 使 得 芯片工 作在不 同的模式 下 面 ．分 别进行 建 立 时间
从 图 ２可 以看 出 ．多路 选 择寄 存器 单元 内部 比普 通 寄 存 器 单 元 内 部 多 了 一 个 选 择 器 ．选 择 信 号 为
ｓ ｌ 用来 切换 芯 片正 常工作 模式 和测试模 式 。 ｃｅ ． １
（ ｇｎ ｌ ｌ Ｍ ｉａ Ｆｉ ｐ Ｆｏ ｌｐ
ｌ ．） ； ｕｘ ＩＦＩ
２ 多功能网络数字媒体终端核心芯 片及其应 用丰 台研发及产业化（ 建省 区域科技重大项 目２ ｏ Ｈｚ １ｏ ２ 、 福 Ｏ９ ０Ｏｏ）
２
福 建 电
脑
２ １ 年第 １ ０１ ０期
局 布线 ． 该面 积 只计算 逻辑 单元 的面积 ， 而不 包 含互 连 ｓｃ ｄ）及包 含 扫描链 信 息 的 Ｄ Ｆ格 式 文件 （ｈｃｎｄ０ Ｅ ｅ ｓａ． 。 ｔ ｅ 这 三个文 件 导入 到版 图设计 工具 Ａ ｔ ． ｓ ｏ 通过 时 序检 查 ｒ 线 的面 积
要采取 以下处理 １ 因存储 器 Ｉ 不可 扫描 逻辑处 理［ ） Ｐ而 ４ １ 器 。存 探 讨 ＭＡ Ｃ芯 片 的可测 性 逻辑 综 合 及扫 描链 插 入 。
将所 有寄 存器替 换 为扫描 寄 存器 ．对 影 响测试 覆 盖率
本 身可 以用 Ｂ Ｓ ＩＴ电路来 测试 ． 但周 围并 没 有 扫 描 的 电路进 行 了特别处 理 ．成 功插 入 两条 扫描链 ．达到 ９９ ６ ｓｏ ｒ 链 的存 储 器会 导致 其输 入 和输 出 的组合 逻辑 的覆 盖 如 ９ ． ％的高 测 试 覆 盖率 ．可 以在 版 图设 计 工 具 Ａ ｔ 损失 ． 文采用 图 ３方 法解 决 。芯 片在 测试模 式 下 ， 本 通 中进行 扫描链 打断 及优 化 。对 扫描 模式 和正 常模 式 分
三、ＭＡＣ控 制器 扫描 链插入 ３１ ． 扫描链 配 置
和扫 描链 打断及 优化ቤተ መጻሕፍቲ ባይዱ．证 明 了时 序约 束 和扫描 链插 入
的正 确性 。
Ｌ ｇｉ ｏ ｃ ｆ ｓａ ｌ ｅ ｔｂｅ Ｄａ ａ Ｋ ｏ ｔ ｎ ｗｎ ｄｕ ｉ ｇ ｒ ｎ
Ｓ ａｎ ｍ ｏ ｅ Ｃ ・ ｄ
Ｄ ＦＣ ｍｐｌｒ 行 扫描链 插 入前 ．要 进行 扫 描链 Ｆ ｏ ｉ 进 ｅ 的配置 扫描 链数 目多 ．测试 过程 用 到的探 针数 目也
５ ｚ 具 Ｄ ｓ ｎＣ ｍｐｌｒＤ ） Ｖ ｒｏ 代 码 映 射成 Ｖｅｉｉ 送 与 接收模 块 时钟约 束 为 ２ ＭＨ ｅｉ ｏ ｉ Ｃ将 ｅｉ ｇ ｇ ｅｆ ｌ ｒ ｌ Ｓ— ＭＡ Ｃ控 制 器 的 约 束 脚 本 还 主 要包 括 以下 内容 ： 一 ｉ ｎＳ Ｃ ０１ｕ ｃ ＭＩ ． ｍ工 艺库 的标 准 单元 ． Ｄ Ｔ Ｃ ｍｐ ｏ ８ 用 Ｆ ｏ ｉ ｌ
Ｓａ ｃ ｎＣｃ ｌ ｌ
图 １
ＭＣ 工 具 生 成 ２ ６ ３ ５ ＊ ２单 向 Ｒ ＡＭ
由 于 生 成 的 库 为 ．ｂ文 件 ． 因 此 需 要 通 过 在 １ ｉ
ｄ ｓｅ 将 由 ｃ ｈｌ ｌ
＿
ＭＣ生 成 的．ｂ文 件转 换成 Ｄ 】 ｉ Ｃ综 合 时所
图 ２原 始 寄 存 器 替 换 为 多路 选 寄 存 器
２ ｙ ｏ ｓ Ｉｃ １ ｓ Ｔ ｃｍｐ ｅ ｓｒ ｉｅ ｃｎ ｖ￣ｏ ２ ０ ｌ ｇ ｓ 头 ，通过 ｓ ｎ ｍ ｄ 信号选择时钟 ，使得在扫描模式 ［ Ｓｎ ｐｙ ｎ ．ＤＦ ｏ ｉｒ ｕｅ ｕｄ：ａ ｅ ｉｎ Ｂ一 ０ ８ ｃ ｏｅ ａ 【 ． ｌｏｎａ ｙ ｏｓｓ ０ ８ Ｍ］ ｉ ｒｉＳｎ ｐｙ， ０ ． Ｃａｆ ： ２ 下． 所有 寄存 器 只适 用测试 时钟 。 于 门控 时钟 和异 步 对 『 叶 云 清 ． 于 Ｕ Ｃ 的 １８点 Ｆ Ｔ 处 理 器 的 可 测 性 设 计 ． 州 ３ ］ 基 ＶＢ ２ Ｆ 福 复位信 号 的处理 ， 是采 取类 似 的办 法 ， 得 芯 片在 扫 也 使
Ｍｏ ｅ与 Ｓ ａ Ｅ ａ ｌ 号 外 ， 余信 号 全 部 复用 ， 表 ｄ ｃｎ ｎ ｂｅ信 其 如
１ 示。 所
图 ３存储 器旁 路 方 式
３３时序 分析 及功能 验证 ． 扫描链 插 入后 ． 验 证 网表 功 能一 致性 ． 要 对芯 要 还
片各种 工作模 式下 的建立 时 间和保 持 时间进 行检查 。 首 先 是 功 能一 致 性 验 证 ．本 文 通 过 Ｓ ｎ ｐｙ ｙ ｏ ｓｓ的
＿
大 学 学报 ，００３ （ ：４ — ４ ． ２ １， ４ ５ ４ ５ ７ ８）
＿
２ ）多 时钟 域处 理 。不 同时钟 域 的寄存 器分 配 到 同 参考 文献 ： 条 扫 描链 ．会 导致外 部 测试 时钟 无 法到 达部 分 寄存 １ 】 徐 王 数 Ｃ设 北 机 ２ ６ ０ 器 。 而 导致 测试 失败 。 决 办法是 在不 同时钟 域 的源 ［ 唐 杉 ， 强 ， 莉 薇 ． 字 Ｉ 计． 京 ： 械 工 业 出版 社 ， ０ ． 从 解
＿ ＿ ＿
．、 在 数字 Ｉ Ｃ设 计 过 程 中 ． 辑 综 合 、 逻 可测 性 设 计 是 ２２ 可测 性逻 辑综 合 １ ）主要 约束 根 据系 统设 计指标 。 Ｃ控 制器 的 ＭＡ 标 准数 字 Ｉ Ｃ设计 流 程 中不 可或 缺的环 节 ． 系着 整 个 关 Ｗｉ ｂＢ ｓ ｏ ｅ总线 接 口设 计 成具 有 主从 两 种 功能 的接 口 ． ｈ 芯 片设计 的性能 和成 本【 ”
ＭＡＣ 控 制 器进行 逻 辑综合 和 可 测性设 计 ， 用全 扫描 设 计方 式 成功 插 入 ２条扫 描 链 ， 采 达到 ９ ．６ ９９％的 高测 试覆 盖 率。
【 关键词 】 ＡＣ控制器 逻辑综合 扫描链 可测性设计 ：Ｍ
１、 言 引
ｗｒｔ ｌ ＲＡＤＰ１ Ｘ３ ｗｏ ｓ ｆ ｒ ｔｄ — ｉ ｅ ｉ ｂ ６ ２ ｒ ｔ— ｏ ｍａ ｂ Ｏ ＲＡＤ ６ ２ ｗｏ ｓ． ｂ Ｐ１ Ｘ３ ｒｔ ｄ
如 Ｐ Ｔ 工艺 、 电压 、 温 ｅ（ Ｆ Ｃ 工 具 插 入 扫 描链 ． Ｔ ｔ ＭＡ 工 具 生 成 测 是 设 计环 境 的约 束 ， 线 载模 型 、 Ｖ （ ｒＤ Ｔ ） 用 ｅａ Ｘ ｒ
试 向量 。
度 参 数 ）输 入 驱 动 、 出负载 ； 、 输 二是 时序 的约束 ， 括 包
２１ ０ １年第 】 ０期
福
建 电
脑
ＭＡ Ｃ控制器逻辑综合和可测性设计
陈 传 东
（福 州大 学物理 与信 息 工程 学 院 福 建 福 州 ３ ０ ０ ５ ０ ２）
【 要 】 本文主要 阐述用 Ｓｎ ｐ ｓ 司的逻辑综合 工具 Ｄ 摘 ： ｙ ・ｓ 公 ３ｙ Ｃ和扫描 链插入 工具 Ｄ Ｔ ｃｍ ｉｒ Ｆ ｏ ｐｅ 对 ｌ