ASIC课程设计-MOS输出级电路设计与Hspice仿真
- 格式：docx
- 大小：344.26 KB
- 文档页数：19
下载文档原格式
合集下载
CMOS译码器设计与HSPICE仿真
《集成电路设计》课程设计报告基于HSPICE的晶体管级电路设计与仿真题目：CMOS2-4译码器设计与HSPICE仿真学院专业班级学生姓名指导教师提交日期目录一、设计目的 (1)二、设计要求和设计指标 (1)三、设计内容 (1)CMOS2-4译码器原理及电路设计 (1)门级设计 (1)门的CMOS实现 (2)仿真结果与分析 (5)四、总结 (7)五、主要参考文献 (10)一、设计目的熟悉《数字集成电路设计》课程,学习Hspice软件的使用，以及.sp文件的编写，进一步理解掌握CMOS设计组合逻辑电路与时序逻辑电路的基本知识，继而熟练地运用半导体集成电路知识。
二、设计要求和设计指标（1）了解C2MOS 主从正沿触发寄存器的电路结构、电路原理；（2）了解电路具体参数，包含的晶体管数目、晶体管尺寸、连线情况等；（3）利用HSPICE软件，编写.sp 文件；（4）仿真该sp 文件，得出描述电路性能的函数图线、波形等参数；（5）在具体的软硬件实验环境中，进行设计模拟、仿真和调试，解决设计调试中的具体问题；得出结论，并完成设计。
三、设计内容CMOS2-4译码器原理及电路设计门级设计译码器是组合逻辑电路的一个重要器件，把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。
译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
而CMOS2-4译码，是将其输入的两位二进制代码“00”“01”“10”“11”进行翻译，从而控制电路的输出线路，实现四路译码的过程。
其真值表如图表1所示：A B Y0Y1Y2Y3000111011011101101111110图表1由图表1可以得到CMOS2-4译码器的布尔表达式为：Y0=Y1=Y2=Y3=从而可以得到CMOS2-4译码器门级设计的电路图，如图表2：123U1A 12U5A123U6A123U2A 12U4A123图表2这样，通过两个非门和四个与非门就可以实现如图表1中的真值表所示的逻辑功能。
电子科技大学CMOS模拟集成设计Hspice仿真
饱和区 0 < VGS – VTHｎ ＜ VDS
I DSn =
且 [1-1]
1 W K n ( ) n (VGS − VT ) 2 (1 + λ nV DS ) 2 L
其中 Ｋｎ
是跨导参数，ＶＴ 是ＮＭＯＳ阀值电压，Ｗ和Ｌ是ＮＭＯＳ的宽
和长度，λｎ是沟道长度调制系数。
3.2.3 模拟电路中 CMOS 工作在饱和状态区 CMOS 工艺中 NMOS 和 PMOS 用于模拟电路设计时必须工作在饱和区。这一现象 由 MOSFET 的小信号模型的线性特征所决定。 gm = ∆ids W ≅ K n ( ) n (VGS − VT ) ∆v gs L
Hspice 的输入电路程序典型格式如下： *标题描述 电 路 主 体 电路描述 （资料叙述） 资料叙述） 分析形态 （控制叙述） 控制叙述） （输出叙述） 输出叙述） .END (结束叙述) （*引导的注解叙述可安插入其内任一行） 引导的注解叙述可安插入其内任一行）
Байду номын сангаас
---------------------------------------------------------------------------------------------------------------------
9
图 1-13 Hspice Installing
6.
Click “OK”以忽略安装中的 Warnings 如图 1-14。
图 1-14 安装中 Warnings
7. 如图 1-15,Click “OK”以确论 license 文件的路径变量设置的要求信 息。HSPICE2008 安装完成后，再设置系统环境变量。
3
从而和源（S） 、漏（D）两端 p 形成 p 沟道。当 D 和 S 之间有压差，PMOS 就会 导通，形成源漏电流 ISDp。
(完整版)HSPICE与CADENCE仿真规范与实例..
电路模拟实验专题实验文档一、简介本实验专题基于SPICE（Simulation Program With Integrated Circuit）仿真模拟，讲授电路模拟的方法和spice仿真工具的使用。
SPICE仿真器有很多版本，比如商用的PSPICE、HSPICE、SPECTRE、ELDO，免费版本的WinSPICE，Spice OPUS等等，其中HSPICE和SPECTRE功能更为强大，在集成电路设计中使用得更为广泛。
因此本实验专题以HSPICE和SPECTRE作为主要的仿真工具，进行电路模拟方法和技巧的训练。
参加本实验专题的人员应具备集成电路设计基础、器件模型等相关知识。
二、Spice基本知识(2)无论哪种spice仿真器，使用的spice语法或语句是一致的或相似的，差别只是在于形式上的不同而已，基本的原理和框架是一致的。
因此这里简单介绍一下spice的基本框架，详细的spice语法可参照相关的spice教材或相应仿真器的说明文档。
首先看一个简单的例子，采用spice模拟MOS管的输出特性，对一个NMOS管进行输入输出特性直流扫描。
V GS从1V变化到3V，步长为0.5V；V DS从0V变化到5V，步长为0.2V；输出以V GS为参量、I D与V DS之间关系波形图。
*Output Characteristics for NMOSM1 2 1 0 0 MNMOS w=5u l=1.0uVGS 1 0 1.0VDS 2 0 5.op.dc vds 0 5 .2 Vgs 1 3 0.5.plot dc -I(vds).probe*model.MODEL MNMOS NMOS VTO=0.7 KP=110U+LAMBDA=0.04 GAMMA=0.4 PHI=0.7.end描述的仿真电路如下图，图2-1 MOS管输入输入特性仿真电路图得到的仿真波形图如下图。
从这个简单的spice程序中可以知道spice电路描述的主要组成部分。
ASIC课程设计
2014年ASIC课程设计设计报告名称伪静态锁存器与HSPICE仿真所在学院电子科学与应用物理学院专业年级电子科学与技术11-1班指导教师汪涛许晓琳报告人任健时间2014.12目录一．设计目的及要求 (3)二．设计原理 (3)三．程序设计 (4)四．设计结果 (7)五．心得体会 (9)六．参考书目 (9)一．设计题目及要求1.用mos管设计一个伪静态锁存器电路，并用HSPICE仿真；2.了解电路具体参数，包含的晶体管数目，晶体管尺寸，连线情况等；利用HSPICE软件，编写.sp文件;3.仿真该sp文件，得出描述电路性能的函数图线，波形等参数;4。
在具体的软硬件实验环境中,进行设计模拟,仿真和调试,解决设计试中的具体问题，得出结论，并完成设计；二．设计原理动态电路在复杂性，性能和功耗方面都是非常有吸引力的.遗憾的是，在稳定性方面的考虑限制了他们的应用。
在如图1的完全动态电路中，一个被电容耦合到内部存储节点上的信号节点会注入相当大的噪声而破坏状态。
这一点在ASIC设计流程中特别重要，因为它对信号节点之间的耦合缺乏控制。
漏电电流引起的另一个问题是：大多数现代处理器要求时钟能够减慢或完全停止，以便在低活动性器件节省功率。
最后,内部动态节点并不跟随电源电压的变化.例如在图1中，当CLK为高电平时节点A维持它的状态,但它不会跟随由I1所看到的电源电压的变化。
其结果是降低了噪声容限。
大多数这些问题都可以通过增加一个弱的反馈反相器是电路成为伪静态来解决（见图2）.虽然这增加少量的延时,但却明显改善了抗噪声的能力。
除非寄存器是用在高度控制的环境中（例如定制设计的高性能数据通路)，它们都应当设计成伪静态的或静态的。
图1图2在图2中M2为一个较弱的反相器，当CLK信号为0时传输门工作，VIN信号输入至1节点，经过反相器之后改写2节点的数据。
当传输门停止工作时，M1与M2构成的双稳态电路使数据能够保存,以起到锁存的功能。
(完整版)HSPICE与CADENCE仿真规范与实例..
电路模拟实验专题实验文档一、简介本实验专题基于SPICE（Simulation Program With Integrated Circuit）仿真模拟，讲授电路模拟的方法和spice仿真工具的使用。
SPICE仿真器有很多版本，比如商用的PSPICE、HSPICE、SPECTRE、ELDO，免费版本的WinSPICE，Spice OPUS等等，其中HSPICE和SPECTRE功能更为强大，在集成电路设计中使用得更为广泛。
因此本实验专题以HSPICE和SPECTRE作为主要的仿真工具，进行电路模拟方法和技巧的训练。
参加本实验专题的人员应具备集成电路设计基础、器件模型等相关知识。
二、Spice基本知识(2)无论哪种spice仿真器，使用的spice语法或语句是一致的或相似的，差别只是在于形式上的不同而已，基本的原理和框架是一致的。
因此这里简单介绍一下spice的基本框架，详细的spice语法可参照相关的spice教材或相应仿真器的说明文档。
首先看一个简单的例子，采用spice模拟MOS管的输出特性，对一个NMOS管进行输入输出特性直流扫描。
V GS从1V变化到3V，步长为0.5V；V DS从0V变化到5V，步长为0.2V；输出以V GS为参量、I D与V DS之间关系波形图。
*Output Characteristics for NMOSM1 2 1 0 0 MNMOS w=5u l=1.0uVGS 1 0 1.0VDS 2 0 5.op.dc vds 0 5 .2 Vgs 1 3 0.5.plot dc -I(vds).probe*model.MODEL MNMOS NMOS VTO=0.7 KP=110U+LAMBDA=0.04 GAMMA=0.4 PHI=0.7.end描述的仿真电路如下图，图2-1 MOS管输入输入特性仿真电路图得到的仿真波形图如下图。
从这个简单的spice程序中可以知道spice电路描述的主要组成部分。
HSPICE仿真课件
2013-11-04
13
输入输出文件
2013-11-04
14
数量级的工程符号
2013-11-04
15
输入文件的例子
2013-11-04
16
输入文件的例子
2013-11-04
17
HSPICE的输入 输入行格式
• 文件名、语句、等式的长度不能超过256字符； • 上标和下标将被忽略； • 对英文字符大小写不敏感 • 用加号（+）表示续行，此时加号应该是新续之行的 第一个非空格字符； • 星号（*）和美圆符号（$）可以引出注释行，但*必 须是每行第一个字母，而$一般跟在一个语句后，并 与语句有至少一个空格。
2013-11-04
23
HSPICE的语句 使用子电路
2013-11-04
24
HSPICE的语句 .model引导模型说明语句
• .MODEL 模型名 元器件类型 • 例如：nmos模型 • .model mod1 nmos VTO=1.0 KP=4.5E-5 +LAMBDA=0 GAMMA=0.4 TOX=1.0E-7 +NSUB=4.0E+15 LD=0.06U CJ=2.0E-4 MJ=0.5 +CJSW=2.0E-10 MJSW=0.4 CGSO=1E-10 +CGDO=1E-10 CGBO=2E-9 元器件参数
En
数字集成电路理论与设计
刘 涛
E-mail: ttlyz@
2013-11-04 1
声明
本课件所引用任何素材，包括但不限于文 字图片等，其版权均归原作者所有，这里 不一一列出，一并致谢！
2013-11-04
2
第四章 SPICE与MOS管模型
电路原理图设计及Hspice仿真
电路原理图设计及Hspice仿真实验报告学生姓名：学号：指导老师：实验内容：用EDP原理图设计软件设计出两级运算放大器的电路图用Hspice软件完成此两级运算放大器的仿真实验地点：***实验室实验时间：2009年9月——2009年12月实验任务：根据运算放大器的设计要求(单位增益带宽、相位裕量、输入等效噪声、功耗等)，选择电路结构，详细分析了CMOS 运算放大器的所有性能参数，使用Level one 模型进行手工计算，设计出器件的几何尺寸，最后通过Hspice 仿真软件给出了性能指标的仿真结果。
实验思路：两级运放可以同时实现较高增益和较大输出摆幅，其设计思路是将增益和摆幅要求分别处理，而不是在同一级中兼顾增益与摆幅。
即运用第一级放大器得到高增益，可以牺牲摆幅，第二级放大器主要实现大输出摆幅，以补偿第一级牺牲的摆幅，并进一步提升增益，从而克服了单级运放增益与摆幅之间的矛盾，同时实现高增益和大摆幅。
实验指标：开环增益≥80DB；共模抑制比≥60DB；相位裕度≥60°；实验步骤：一、用EDP原理图设计软件设计两级运算放大器的电路图，电路图如图一所示：图一：CMOS两级运算放大器电路图1、电路工作原理：信号由差分对管两端输入，差模电压被转化为差模电流，差模电流作用在电流镜负载上又转化成差模电压，信号电压被第一次放大后被转化为单端输出，随即进入共源级再一次被放大后从漏端输出。
电路特点是通过两级结构可以同时满足增益和输出摆幅的要求，即第一级提供高增益，可以牺牲摆幅，第二级弥补摆幅，同时进一步增大增益。
2、电路主体结构由两个两个单级放大器构成，分别是：差分输入级和共源增益级。
辅助电路为偏置电路和频率补偿电路。
差分输入级采用PMOS 输入对管，NMOS 电流镜负载；共源级采用NMOS 放大管，PMOS 负载管；由六个MOS 管和一个电阻构成的电流源为两级放大电路提供偏置，另外还为频率补偿MOS 管提供偏压；一个NMOS 管和一个电容构成频率补偿电路，连接在共源级的输入输出之间作为密勒补偿。
电路仿真HSpiceV2_0
.
7
进行电路仿真的要素
设计目标和性能要求
电路拓扑结构
工艺条件 模型参数
仿真器
电路设计结果
.
8
业界主流集成电路仿真软件
Spice： Hspice，Pspice，Tspice， Wspice…
其它仿真软件：
Spectre ADS Ansoft …
.
9
Spice介绍
仿真软件的发展史 • U. C. Berkeley • SPICE
– Simulation Program with Integrated Circuit Emphasis
.
10
Spice的发展和变化
• Spice1: 1972 Fortune语言版本 • Spice2: 1975 商业化版本 • Spice3: 1985 C语言版本
• 目前的Spice：
– Hspice，Pspice，Tspice，Wspice…
建立仿真模型
电路设计者
各种仪器仪表
仪器仪表供应商
仿真工具
EDA软件供应商
电路性能测量
设计者使用仪表完 成
电路性能仿真
.
设计者使用软件工具 完成
6
设计目标和性能要求
确定电路拓扑结构和初始 器件参数
集成 电路 设计 流程
仿真验证电路性能 版图设计
版图参数提取 测试方案设计
芯片制造 测试与分析
修改电路参数、拓扑
.
18
3．使用一个编辑器去看.lst和.st0文件以检查仿真的 结果和状态。
4．运行AvantWaves并且打开.sp文件。
从结果浏览器窗口中选择quickAC.ac0文件以观察 波形。quickAC.lis显示了输入网表，详细组成和 拓扑图，工作点(operating point)信息和当输入至 1KHz至1MHz变动时的请求表。quickAC.ic和 quickAC.st0分别包含一些直流工作点信息和 Hspice的运行状态信息。工作点情况可以用作后 面的使用.LOAD语句的仿真运行。
电路原理图设计及Hspice实验报告
电子科技大学成都学院（微电子技术系）实验报告书课程名称：电路原理图设计及Hspice学号：姓名：教师：年06月15日实验一基本电路图的Hspice仿真实验时间：同组人员：一、实验目的1.学习用Cadence软件画电路图。
2.用Cadence软件导出所需的电路仿真网表。
3.对反相器电路进行仿真，研究该反相器电路的特点。
二、实验仪器设备Hspice软件、Cadence软件、服务器、电脑三、实验原理和内容激励源：直流源、交流小信号源。
瞬态源：正弦、脉冲、指数、分线段性和单频调频源等几种形式。
分析类型：分析类型语句由定义电路分析类型的描述语句和一些控制语句组成，如直流分析（.OP）、交流小信号分析（.AC）、瞬态分析（.TRAN）等分析语句，以及初始状态设置（.IC）、选择项设置（.OPTIONS）等控制语句。
这类语句以一个“.”开头，故也称为点语句。
其位置可以在标题语句之间的任何地方，习惯上写在电路描述语句之后。
基本原理：(1)当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|> |UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD，即输出电平.(2)当UI=UIH=UDD时，UGS1=UDD>UTN，V1导通，而UGS2=0<|UTP|，因此V2截止。
此时UO=UOL≈0，即输出为低电平。
可见，CMOS反相器实现了逻辑非的功能.四、实验步骤1.打开Cadence软件，画出CMOS反相器电路图，导出反相器的HSPICE网表文件。
2.修改网表，仿真出图。
3.修改网表，做电路的瞬态仿真，观察输出变化，观察波形，并做说明。
4.对5个首尾连接的反相器组成的振荡器进行波形仿真。
5.分析仿真结果，得出结论。
五、实验数据输入输出仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos*.tran 200p 20n.dc vin 0 5 1m sweep data=w.print v(1) v(2).param wp=10u wn=10u.data wwp wn10u 10u20u 10u40u 10u40u 5u.enddatavcc vcc 0 5vin in 0 2.5 *pulse .2 4.8 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=wpm2 out in 0 0 nch l=1u w=wn.altervcc vcc 0 3.end图像：瞬态仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos.tran 200p 20n.print tran v(1) v(2)vcc vcc 0 5vin in 0 2.5 pulse .2 4.8 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.endcload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.end图像：网表：* lab2d - 5 stage driver.options list node post*.model pch pmos*.model nch nmos.tran 1n 10n.print tran v(1) v(2) i(vcc).global vcc.lib 'F:\HISPICE\2840710631\cz6h_v20.lib' tt vcc vcc 0 5*vin 1 0 2.5 pulse .2 3 .5 2n 2n 2n 5n 20n.ic v(1)=5xinv1 1 2 invxinv2 2 3 invxinv3 3 4 invxinv4 4 5 invxinv5 5 1 inv*cd1 6 0 1.75f.subckt inv in outm1 vcc in out vcc PENH l=1u w=20um2 out in 0 0 NENH l=1u w=20u.ends inv.end图像：对5个首尾连接的反相器组成的振荡器进行波形仿真。
电路原理图设计及Hspice实验报告
电路原理图设计及H s p i c e实验报告Company Document number：WUUT-WUUY-WBBGB-BWYTT-1982GT电子科技大学成都学院（微电子技术系）实验报告书课程名称：电路原理图设计及Hspice学号：姓名：教师：年06月15日实验一基本电路图的Hspice仿真实验时间：同组人员：一、实验目的1.学习用Cadence软件画电路图。
2.用Cadence软件导出所需的电路仿真网表。
3.对反相器电路进行仿真，研究该反相器电路的特点。
二、实验仪器设备Hspice软件、Cadence软件、服务器、电脑三、实验原理和内容激励源：直流源、交流小信号源。
瞬态源：正弦、脉冲、指数、分线段性和单频调频源等几种形式。
分析类型：分析类型语句由定义电路分析类型的描述语句和一些控制语句组成，如直流分析（.OP）、交流小信号分析（.AC）、瞬态分析（.TRAN）等分析语句，以及初始状态设置（.IC）、选择项设置（.OPTIONS）等控制语句。
这类语句以一个“.”开头，故也称为点语句。
其位置可以在标题语句之间的任何地方，习惯上写在电路描述语句之后。
基本原理：(1)当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|>|UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD，即输出电平.(2)当UI=UIH=UDD时，UGS1=UDD>UTN，V1导通，而UGS2=0<|UTP|，因此V2截止。
此时UO=UOL≈0，即输出为低电平。
可见，CMOS反相器实现了逻辑非的.四、实验步骤1.打开Cadence软件，画出CMOS反相器电路图，导出反相器的HSPICE网表文件。
2.修改网表，仿真出图。
3.修改网表，做电路的瞬态仿真，观察输出变化，观察波形，并做说明。
4.对5个首尾连接的反相器组成的振荡器进行波形仿真。
5.分析仿真结果，得出结论。
五、实验数据输入输出仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos*.tran 200p 20n.dc vin 0 5 1m sweep data=w.print v(1) v(2).param wp=10u wn=10u.data wwp wn10u 10u20u 10u40u 10u40u 5u.enddatavcc vcc 0 5vin in 0 *pulse .2 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=wpm2 out in 0 0 nch l=1u w=wn.altervcc vcc 0 3.end图像：瞬态仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos.tran 200p 20n.print tran v(1) v(2)vcc vcc 0 5vin in 0 pulse .2 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.endcload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.end图像：网表：* lab2d - 5 stage driver.options list node post*.model pch pmos*.model nch nmos.tran 1n 10n.print tran v(1) v(2) i(vcc).global vccvcc vcc 0 5*vin 1 0 pulse .2 3 .5 2n 2n 2n 5n 20n.ic v(1)=5xinv1 1 2 invxinv2 2 3 invxinv3 3 4 invxinv4 4 5 invxinv5 5 1 inv*cd1 6 0 1.75f.subckt inv in outm1 vcc in out vcc PENH l=1u w=20um2 out in 0 0 NENH l=1u w=20u.ends inv.end图像：对5个首尾连接的反相器组成的振荡器进行波形仿真。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一．背景介绍 (1)二．设计要求与任务 (2)三．电路原理及设计方法 (2)1．电阻负载共源级放大器电路原理分析 (3)2．有源负载共源放大器设计方法 (5)四．HSpice 软件环境概述 (7)1．简介 (7)2．特点 (8)3．界面预览 (8)五．设计过程 (10)六．结果和讨论 (11)七．设计心得 (12)八．库文件程序附录 (13)．背景介绍ASIC 是Application Specific Integrated Circuit 的英文缩写，在集成电路界被认为是一种为专门目的而设计的集成电路。
ASIC 的设计方法和手段经历了几十年的发展演变，从最初的全手工设计已经发展到现在先进的可以全自动实现的过程。
在集成电路界ASIC 被认为是一种为专门目的而设计的集成电路。
是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
ASIC 的特点是面向特定用户的需求，ASIC 在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC 分为全定制和半定制。
全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。
如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。
半定制使用库里的标准逻辑单元（Sta ndard Cel）,设计时可以从标准逻辑单元库中选择SSI （门电路）、MSI （如加法器、比较器等）、数据通路（如ALU、存储器、总线等）、存储器甚至系统级模块（如乘法器、微控制器等）和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。
现代ASIC常包含整个32-bit处理器，类似ROM、RAM、EEPROM、Flash的存储单元和其他模块•这样的ASIC常被称为SoC （片上系统）。
FPGA是ASIC的近亲，一般通过原理图、VHDL 对数字系统建模，运用EDA 软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。
它与ASIC 的区别是用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。
专用集成电路的开发可分为设计、加工与测试三个主要环节。
设计过程包括：①功能设计的目的是为电路设计做准备，将系统功能用于系统实现，便于按系统、电路、元件的级别做层次式设计。
②逻辑设计的结果是给出满足功能块所要求的逻辑关系的逻辑构成。
它是用门级电路或功能模块电路实现，用表、布尔公式或特定的语言表示的。
③电路设计的目的是确定电路结构（元件联接关系）和元件特性（元件值、晶体管参数），以满足所要求的功能电路的特性，同时考虑电源电压变动、温度变动以及制造误差而引起的性能变化。
④布图设计直接服务于工艺制造。
它根据逻辑电路图或电子电路图决定元件、功能模块在芯片上的配置，以及它们之间的连线路径.为节约芯片面积要进行多种方案比较，直到满意。
⑤验证是借助计算机辅助设计系统对电路功能、逻辑和版图的设计，以及考虑实际产品可能出现的时延和故障进行分析的过程。
在模拟分析基础上对设计参数进行修正。
为了争取产品一次投片成功，设计工作的每一阶段都要对其结果反复进行比较取优，以取得最好的设计结果。
设计类型一般可分为全定制设计和半定制设计。
前者是按图所示流程依次完成设计的各个阶段，后者是在设计的某个阶段利用已有成果，进行的更有效设计。
例如对已具有合理的版图结构、经过实际使用证明是实用的模块电路进行半定制设计，就可节约布图或制造时间。
标准单元法、门阵列法、可编程逻辑阵列法都是利用模块化电路进行半定制设计的常用方法。
设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在先进的可以全自动实现的过程。
这也是近几十年来科学技术，尤其是电子信息技术发展的结果。
从设计手段演变的过程划分，设计手段经历了手工设计、计算机辅助设计（ICCAD ）、电子设计自动化EDA、电子系统设计自动化esda以及用户现场可编程器阶段。
在计算机辅助设计系统中，以单元电路库、宏单元库形式开发的基本单元越丰富，越有利于电路设计。
这些库包括基本门、触发器、译码器、微处理器核心电路、ROM、RAM 以及模拟电路模块等。
通常对库单元的描述有名称，功能，布尔表达式，逻辑图，电路图，电学参数，版图外框，输入、输出口和版图结构等。
二．设计要求与任务MOS 输出级电路设计与HSPICE 仿真1．理解MOS 输出级电路的原理，并搭建电路；2．选择元器件种类、数量和参数；3•根据电路图，利用HSPICE软件，编写sp文件;4．仿真得到增益、带宽等参数，并显示波形。
三．电路原理及设计方法晶体管只有三个端子。
其中两个需要分别用作输入端口和输出端口，余下的一个端口接地。
根据接地端口，我们可得到三种放大组态，即共源级（CS、共栅级（CG）和共漏级（CD。
所有晶体管对于小信号都是跨导g m器件。
因为信号通常定义为电压，所以我们利用电阻将输出电流转为电压信号。
共源级和共栅级放大器增益高，但共漏级放大器是将高阻抗变换为低阻抗而没有增益的缓冲器所谓共源放大器是指输入输出回路中都包含MOS管的源极，即输入信号从MOS管的栅极输入，而输出信号从MOS管的漏极取出。
根据放大器的负载不同，共源放大器可以分为无源负载共源放大器和有源负载共源放大器两种形式。
1.电阻负载共源级放大器电路原理分析无源负载主要有电阻、电感与电容等，这里只讨论电阻负载共源放大器的特性。
电阻负载共源（CS 放大器结构如图3-1所示。
对于共源放大器，低频交流信号从栅 极输入时，其输入阻抗很大，所以在分析时可不考虑输入阻抗的影响。
T V DDR图3-1电阻负载共源放大器1）直流分析根据KCL 定理，由上图可列出其直流工作的方程:VDD = 乂 十 1 D R （3-1）当V GS > V th 时，MOS 管导通，有： I D = KJ 2V GS 一 V h V DS 一 V ；S ]（ 3-2）则直流工作方程为（注：V GS = V i ， V DS = V o ）：V O 二 V DD - K N [2V -V h V O -V 02]R （3-3） 进一步分工作区讨论截止区：Vi v Vth ，贝u Vo = VDD ；饱和区：Vi >Vth ，且 Vi — Vth < Vo 时，有：V O = V DD - RK N （V - V h ）2（3-4） 线性区：Vo v V — Vth ，有： V o =V DD - RQ2V -V h V -V o 2] （3-5） 深线性区：Vo vv 2 （Vi —Vth ），此时M1可等效为一压控电阻，则有：根据以上分析，可以得到共源放大器的直流转换特性曲线， 即V o 与V i 的关系曲线如V /HV ofD&n RV DD __________1 2心利- V h ) (3-6)图3-2所示图3-2直流转换特性曲线对于放大器而言，必须先确定其直流工作点，即必须先把放大器合理地偏置在某一电压，以得到合适的电压放大增益以及输入输出压摆。
可通过图解法求解直流工作点：先画出MOS管的输出特性（I/V特）曲线，同时在同一图上画出其直流负载线，则直流负载线与MOS管的I/V特性曲线相交的交点即为其直流工作点。
对于电阻负载放大器，根据直流工作方程可以直接画出其直流负载线，如图3-3所示。
从上图得到如下结论：①直流工作点不能设置得太高，因为太高时，容易进入三极管区，从而减小了放大器的增益，也即减小了输入输出的压摆。
②当然，直流工作点也不能设置得太小，因为这会使MOS管进入截止区，进而使放大器不能工作，因此直流工作点太小，其输入输出电压的摆幅也很小。
③所以此类电路的直流工作点位置的确定与电路的输入输出摆幅直接相关。
2）交流小信号分析电路的交流小信号等效电路如图3-4所示图3-3交流小信号等效电路图因此，可通过提高跨导值g m、增大负载电阻R和减小I D的方法来提高增益。
2.有源负载共源放大器设计方法由于采用电阻负载时存在的缺点，特别是电阻阻值的误差较大，而且大阻值的电阻所占用的芯片面积也较大，所以经常用有源负载代替，还可以提高增益。
图3-4所示是一个以电流源作为负载的共源放大器。
电压增益为： A - g n f^ - 4K N I D 4K N (3-8)1D f l D根据KCL定理,由上图可以得到输出电压：乂 = -gVR（3-7）图3-4电流源负载共源放大器电流镜是模拟集成电路中最基本的单元电路之一，它是一种能将电路中某一支路的参考电流在其它支路得以重现或复制的电路。
由于电流镜的电流复制能力，它常常被用来构成模拟集成电路和器件中的直流偏置电流源，成为模拟集成电路中应用最广泛的电路技术之一。
MOS管基本电流源电路由两个MOS对管组成，其偏置包括电流偏置和电压偏置。
偏置的作用是使MOS晶体管及其电路处于正常的工作状态，电流偏置提供了电路中相关支路的静态工作电流。
因为一个工作于饱和区的MOS管可以作为一个恒流源，所以图中的M2应处于饱和区。
图3-4共源放大器的小信号模型为了进行高频分析，图3-4中共源放大器的小信号等效电路如图3-5所示。
这里，C gsi 是M3的栅极一源极电容。
注意，我们已经假设输入源极的输出电容可以忽略。
电容C2由M3和M2的漏极—衬底电容与负载电容C L的并联组成。
C L一般占主导地位。
在高频下分析电路可使用节点分析。
在节点v1，我们把所有离开节点的电流相加并设置总和为零，得到：r i （氐十十2訥）一嘉5 一％崔5」二0其中1 % = W而且,在输出节点有% （E + *肿+ 心）-吨如 + g/l = 0其中：V1 =V gs1解得：V 0暫曲0顾1咕 1 +皿+疋方其中a 二耳n［c詛+ c胡（1+g.j R川+ R工4 c J且"心鸟q尼+ c紳c j在增益开始下降但仍然远大于1的频率下，分子的一阶项-S（C gdl/g m1）,以及分母的二阶项s2b可以忽略。
对于这种情况有：?!（» = —1 + $｛瓦［心 + S（ii 8・屆）］+尽（S 十c））低频增益正如期削的为一曲叽让用―_/他询，解得 |沖伽呦）|二*得3氐［C詞+勺卫+&■辰小览（j+q）四.HSpice软件环境概述1.简介随着微电子技术的迅速发展以及集成电路规模不断提高，对电路性能的设计要求越来越严格，这势必对用于大规模集成电路设计的EDA工具提出越来越高的要求。
自1972年美国加利福尼亚大学伯克利分校电机工程和计算机科学系开发的用于集成电路性能分析的电路模拟程序SPICE （SimulationProgramwithICEmphasis）诞生以来，为适应现代微电子工业的发展，各种用于集成电路设计的电路模拟分析工具不断涌现。