目录摘要 (1)1 八路竞赛抢答器的设计要求与设计方案 (2)1.1 八路竞赛抢答器的方案选择与比较 (2)1.2 八路竞赛抢答器的元件选择 (3)2 八路竞赛抢答器的硬件设计 (3)2.1 八路竞赛抢答器的硬件框图 (3)2.2 显示电路设计 (4)2.3 电路设计 (4)2.4 开始和复位电路 (5)2.5 总电路 (6)2.6 可编程并行接口8255及其引脚说明 (8)2.7 8086及引脚说明 (10)2.7.1 名称和功能相同的32个引脚 (10)2.7.2 最小模式下的24--31引脚 (12)2.7.3 最大模式下的24--31引脚 (13)3 八路抢答器的软件设计 (15)3.1 主程序流程图 (15)3.2 显示模块程序设计 (16)3.3 延时模块程序设计 (17)3.4 开始模块程序设计 (18)3.5 复位模块程序设计 (18)3.6 程序清单 (19)设计体会与小结 (22)参考文献 (23)摘要随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。
抢答器作为一种工具，已经广泛应用于各种智力知识竞赛场合。
但抢答器的使用频率较低，有的制作复杂，有的可靠性低，减少实用性。
本课程设计是基于微机原理与接口技术的简单应用。
通过硬件与软件的结合，用我们刚刚学过的汇编语言编写程序模拟分析了竞赛中抢答系统的运用，结合竞赛的实际情况阐述了抢答系统的工作原理，给出了一种简单实用的多路抢答系统的硬件、软件电路设计方案。
该抢答器由主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。
若在规定的时间内有人抢答，则计时将自动停止；若无人抢答，当主持人按下复位按钮时，屏幕显示清零，等待下一轮抢答。
本课题设计了一种采用8255芯片和汇编语言制作的多功能抢答器，实验箱中的开关区和数码显示区共同完成。
主要功能：1.倒计时 2.用LED数码管显示1-8号选手先按下键者的号码。
它除了具有基本的抢答功能之外，和数显的功能，当抢答开始后，系统会自动倒计时，并且时间是可以预设的，期间有人抢答的话系统会停止计时，如果期间没人抢答，系统自动锁存直到主持人按下复位键。
关键字：中断优先级可编程定时器／计数器数码管八路竞赛抢答器的设计1 八路竞赛抢答器的设计要求与设计方案1.1 八路竞赛抢答器的方案选择与比较本设计以微机原理及接口技术为基础，以实验箱为工具，完成P智能抢答器设计。
该智能抢答器包括8086最小应用系统整体设计模块、键盘处理模块（DOS调用）、答题计时模块、LED数码管显示模块。
选用8086作为微处理器、扩展可编程并行I/O接口8255A芯片、可编程定时计数芯片8253（或不用）、可编程中断控制器8259A（或不用）、LED数码管及键盘和发光二极管等元件，制定方案如下：方案一选用8255A，8253，8259，实验箱键盘显示区1. 8253作为定时器使用。
2. 8259利用IR0端作为定时到的中断引入端，IR2端作为开始键按下的中断引入端，IR3端作为清零键按下的中断引入端，IR4端作为暂停键按下的中断引入端。
3. 8255 作为并行输入输出，A口键盘接显示区，C口接清零键和开始键，B口8个抢答开关4. 盘显示区由四个LED数码管和10个按键组成。
方案二选用8255，实验箱键盘显示区1. 8255作为并行I/O接口,A口接8个抢答开关，B口显示区，C口清零键和开始键。
2. 用软件编程进行定时功能方案选择：方案二采用扫描，没有用到8259，8253程序编制简单，但是cpu耗费了更多的时间在扫描，效率相对来说较低。
方案一采用中断，程序结构化更为清晰，且cpu少了循环扫描的时间，效率较高。
但是多用了一个8259中断控制芯片，一个8253定时/计时芯片，程序编制上涉及到中断服务子程序的编写，稍显复杂，且硬件相应增多，费用也相应较多。
经比较采用方案二。
1.2 八路竞赛抢答器的元件选择1）处理器的选择微型机具有体积小、重量轻、耗电少、价格低廉、可靠性高、结构灵活等特点，所以选择8086系统2）显示电路显示可通过彩灯和数码管来实现。
如果用彩灯作为显示功能，则不是很直观。
而数码管具有显示亮度高，使用寿命长，且能直观方便的看到倒计时数字，和选手编号，因此选用数码管显示。
3）芯片选择8255作为并行I/0接口，能满足10个输入按键的输入功能，声音系统的输出，和LED数码管的输出。
并且8255的每个接口还有锁存和数据缓冲作用。
所以选择8255芯片。
2 八路竞赛抢答器的硬件设计2.1 八路竞赛抢答器的硬件框图图2.1 八路竞赛抢答器硬件框图2.2 显示电路设计8255芯片的PB0至PB7分别与数码管的八个引脚相连。
将8255芯片中需要显示的信息通过B口送入数码显示区，由数码管的亮灭显示出来。
如图2.2所示。
图2.2 显示电路2.3 电路设计8255芯片的PA0至PA7分别与8个拨码开关相连，将八位选手的抢答信号（由拨码开关控制）通过A口送入8255芯片。
如图2.3所示。
图2.3 抢答电路2.4 开始和复位电路8255芯片的PC0口对应开始按键，PC3口对应复位按键。
将抢答开始和结束的信号（由开始按键和复位按键控制）通过C口送入8255芯片。
图2.4 开始和复位电路2.5 总电路设计总电路如图2.5所示。
图2-5 总电路2.6 可编程并行接口8255及其引脚说明图2-6 8255A引脚图引脚功能RESET:复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。
CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯;/CS=1时,8255无法与CPU做数据传输。
RD:读信号线，当这个输入引脚为低电平时,即/RD=0且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。
WR:写入信号，当这个输入引脚为低电平时,即/WR=0且/CS=0时,允许CPU将数据或控制字写入8255。
D0～D7:三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。
PA0～PA7:端口A输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器。
PB0～PB7:端口B输入输出线，一个8位的I/O锁存器，一个8位的输入输出缓冲器。
PC0～PC7:端口C输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器。
端口C可以通过工作方式设定而分成2个4位的端口，每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。
'A1,A0:地址选择线,用来选择8255的PA口,PB口,PC口和控制寄存器. 当A1=0,A0=0时,PA口被选择;当A1=0,A0=1时,PB口被选择;当A1=1,A0=0时,PC口被选择;当A1=1.A0=1时,控制寄存器被选择。
8255端口地址如表2-1所示。
表2-1 8255端口地址2.7 8086及引脚说明图2-6 8086引脚图2.7.1 名称和功能相同的32个引脚1、VCC、GND：电源、接地引脚(3个),8086CPU采用单一的+5V电源，但有两个接地引脚。
2、AD15—AD（Address Data Bus）:地址/数据复用信号输入/输出引脚(16个),分时输出低16位地址信号及进行数据信号的输入/输出。
3、A19/s6—A15/s3（Address Status Bus）:地址/状态复用信号输出引脚(4个),分时输出地址的高4位及状态信息，其中s6为0用以指示8086CPU当前与总线连通；s5 为1表明8086/8088CPU可以响应可屏蔽中断；s4、s3共有四个组态，用以指明当前使用的段寄存器，如表9-5所示，00—ES，01—SS，10—CS，11—DS。
4、NMI(Non-Maskable Interrupt)、INTR（Interrupt Request）:中断请求信号输入引脚(2)，引入中断源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。
5、RD（Read）:读控制输出信号引脚(1)，低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元，还是读I/O端口，取决于IOM/控制信号。
6、CLK/(Clock）：时钟信号输入引脚(1)，时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为底电平，8086/8088的时钟频率（又称为主频）为4.77MHz，即从该引脚输入的时钟信号的频率为4.77MHz。
7、Reset(Reset):复位信号输入引脚(1)，高电平有效。
8088/8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU 结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。
8、READY（Ready）:“准备好”状态信号输入引脚(1)，高电平有效，“Ready”输入引脚接收来自于内存单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经准备好进行读写操作。
该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。
9、TEST (Test):测试信号输入引脚(1)，低电平有效,TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。
10、MN/MX（Minimum/Maximum Model Control）最小/最大模式设置信号输入引脚(1)，该输入引脚电平的高、低决定了CPU工作在最小模式还是最大模式，当该引脚接+5V时，CPU工作于最小模式下，当该引脚接地时，CPU工作于最大模式下。
11、BHE/S7（Bus High Enable/Status）:高8位数据允许/状态复用信号输出引脚(1)，输出。
分时输出BHE有效信号，表示高8为数据线D15—D8上的数据有效和S 7 状态信号，但S 7未定义任何实际意义。
利用BHE 信号和AD 0信号，可知系统当前的操作类型，具体规定见表2-2所示。
表2-2 BHE 和A0的代码组合和对应的操作在8088系统中，该引脚为0SS ，用来与R DT /、IO M /一起决定8088芯片当前总线周期的读写操作，如表2-3所示。
表2-3 总线周期读写操作组合2.7.2 最小模式下的24--31引脚当8086CPU 的X M MN /引脚固定接+5V 时，CPU 处于最小模式下，这时候剩余的24—31共8个引脚的名称及功能如下：1、INTA （Interrupt Acknowledge ）中断响应信号输出引脚(1)，低电平有效，该引脚是CPU 响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。
