第30卷 第5期2007年10月电子器件Ch inese Jou r nal Of Elect ro n DevicesVol.30 No.5Oct.2007Real 2Time G ra bbing and Displa ying of Nonstandar dVideo 2Image B a sed on PCI BusZ H A N G H uai 2z hu1,2,SU N Zhon g 2sen1,2,4,SO N G J i a n 2zhon g 1,Q IA O S hu an g1,31.Changchun I nst i t ut e of Opt ics ,Fi ne Mechanics and P hysi cs ,Chi nese Academy o f Sci ences ,Ch an gch un 130033,Chi na;2.Gr aduat e School of t he Chi nese Academy of S ci ences ,Bei j i ng 100039,Chi na ;3.Ph ys ics Depa rt ment ,N ort heast N ormal Uni versit y ,Chan gchu n 130024,Chi na;4.Chi na Resea rch Inst it ut e of Radi owave Pr opag at i on ,Qin gd ao S handon g 266107,Chi naAbstract :In order t o achieve real 2ti me grabbing and displaying of nonsta ndar d video 2i mage signal ,an vi deo 2i mage grabber syst em based on PCI bus t hat mai nly composed of DSP and CPL D i s p ut forward.The pa 2ramet er of synchronized si gnal can be ext racte d f rom t he nonst andard vi deo 2image si gnal and t he high accu 2racy synchronized signal s are produced by a DSP.The vi deo 2image sampli ng p ulses are produced by a PLL ci rcui t.The sampli ng logic is cont rolled by a CPLD inter nal p rogram mi ng.The com munication bet ween t he grabber syst em a nd t he ho st co mputer i s carried on by a PCI bus interface chip PCI9054.The gat hered data a re t ransferred by t he DMA met hod to t he host comput er.The experi mental resul t i ndicated t hat t he grabber system can realize gra bbi ng and di spl ayi ng of various nonsta ndar d video 2i mage si gnal i n real 2time.K ey w or ds :Video 2i mage grabbing ;PCI Bus ;DMA ;WDM dri ver EEACC :6140C基于PCI 总线的非标准视频图像的实时采集与显示张怀柱1,2,孙中森1,2,4,宋建中1,乔 双1,31.中国科学院长春光学精密机械与物理研究所,长春130033;2.中国科学院研究生院,北京100039;3.东北师范大学物理系,长春130024;4.中国电波传播研究所,山东青岛266107收稿日期:2006210208作者简介张怀柱(52),男,博士研究生,主要研究方向为模式识别、视频图像处理技术等,z z @;孙中森(82),男,博士研究生,主要研究方向为视频图像处理技术,嵌入式系统等;宋建中(2),男,博士生导师,研究员,主要研究方向为模式识别与电视跟踪技术摘 要:为了实现非标准视频图像信号的实时采集与显示,设计了以DSP 和CPLD 为核心的基于PCI 总线的图像采集系统.首先利用DSP 进行频谱分析从非标准视频图像信号中提取出同步信号的参数,并产生高精度的同步信号,同步信号经过倍频锁相后产生图像采集的采样脉冲,CPLD 内部编程对采集逻辑进行控制.系统与主机之间采用PCI 总线接口芯片PCI9054进行通信,以DMA 的方式将采集的数据传送给主机.实验结果表明,系统能够快速实现非标准视频图像信号的实时采集与显示.关键词:视频图像采集;PCI 总线;DMA ;WDM 驱动程序中图分类号:TP391.43 文献标识码:A 文章编号:100529490(2007)0521732204 非标准视频图像采集处理系统被广泛地应用于工业生产和科学研究的各个领域.与广播电视信号和常用的工业电视信号相比,非标准视频信号没有明显的同步信号,不能采用同步分离电路从非标准视频信号中提取出同步信号来.而显示器的显示机理要求:若要实现非标准视频图像的采集与稳定显示,必须使行、场扫描与信号保持严格的同步关系[1].各种制式的非标准视频图像不仅数据量大,而且格式不同,目前基于IS A 、US B 等总线的图像采集设备由于受传输速度的限制不能满足采集与显示的实时性要求.8:197h uai h u h an g so h u.co m 1901942.针对上述问题,本文设计了以DSP和CPLD为核心的基于PCI总线的非标准视频图像的采集系统,能够分析和产生高精度的非标准视频信号的同步信号,并根据同步信号对非标准视频图像信号进行实时采集与稳定显示.PCI总线是Int el公司提出的一种高性能地址数据复用局部总线,具有良好的兼容性,可同时支持多组外围设备,并且不依赖于任何处理器.工作频率为33M Hz、具有32bit位宽和64bit位宽两种,最大传输速度为132～264Mbyte/s[223].1 系统总体介绍对于非标准视频图像信号的采集而言,其关键在于分析并产生高精度的同步信号,利用同步信号控制采样的时序和逻辑.视频图像信号的频谱是以行频及其谐波为主谱线,在主谱线两侧对称分布着由场频及其谐波组成的谱线族[4].非标准视频图像信号的频谱也包含有同步信号的频率信息,可以采用自相关或频谱分析的方法将非标准视频信号中隐含的同步信息提取出来,再利用硬件电路产生高精度的同步信号.本文所介绍的基于PC I总线的非标准视频图像采集系统框图如图1所示,主要由A/D采集单元、同步信号发生器、采样时钟的锁相电路、采样逻辑控制电路、F IFO缓冲器和PCI总线接口电路组成.系统的工作过程是,主机通过PC I总线采集一批数据进行频谱分析得到同步信号的参数,及时传输给同步信号发生器,同步信号发生器产生高精度的行、场同步信号,经过倍频锁相后产生视频信号采集的采样脉冲.CPLD控制单元根据同步信号来控制A/D采集单元以实现非标准视频信号的采集、锁相和稳定显示.图1 非标准视频图像采集系统硬件结构框图2 硬件设计本系统中A/D转换器采用Philip s公司的8位高速A/D转换芯片TDA8714,最高采样频率高达80Msa mple/s,外部参考电压可调,不需再增加采样保持电路.A/D采样时钟由锁相单元产生,锁相环芯片采用高速锁相环N56,最高工作频率可达到5M z逻辑控制电路采用LD技术,利用公司的大规模可编程逻辑器件M56完成采样的时序与逻辑控制,EPM7256具有256个宏单元,可用门为5000个[5].系统采用TI公司的TMS320F206作为微处理器完成系统的功能转换控制和同步信号的产生[6].PCI总线接口芯片采用PL X公司的PC I9054,它是一种33MHz、32bit的总线主控I/O加速器.利用其灵活的局部总线,可以方便的连接各种存储器、I/O设备和CPU[728]. FIFO缓冲器采用ID T公司的ID T72V3672,该芯片为双向FIFO结构,最高工作频率可达100M Hz, 36位输入输出接口,最大存储容量为8192×36bit.(1)同步信号发生器虽然非标准视频图像信号的同步格式是未知的,但是在视频信号的频谱中却含有同步信号的谱信息,利用固定的采样频率采集一批数据进行频谱分析就可以得到同步信号的参数.主机根据分析的结果实时向同步信号发生器发送同步信号的频率参数来控制同步信号发生器产生精确的同步信号,同时CPLD控制单元根据同步信号控制采样逻辑实现非标准视频图像信号的采集.这里,同步信号的产生由DSP的定时器中断来完成,DSP芯片采用的是TMS320F206,工作频率为20M Hz.DSP接收由主机传递的同步信号参数,经过细分计算对定时器的特殊功能寄存器进行同步信号的参数设置,由定时器中断输出引脚CL K2 OU T输出行同步脉冲,在定时器中断服务程序中完成对行频的分频算法,并由输出引脚XF输出场同步脉冲信号.由于同步脉冲要作为系统后续电路的驱动信号,所以在CL K OU T和XF管脚后还要加上驱动和脉冲展宽电路使得产生的同步信号脉冲满足非标准视频图像信号采集的要求.(2)采样时钟与锁相电路采集非标准视频图像信号时要求有两种采样时钟:数据采样时钟和图像采集时钟.一般非标准视频图像信号的行频在15.5～70kHz之间,行消隐时间约为行频的十分之一.根据奈奎斯特采样定理, A/D的采样频率取2M Hz就可以分析出非标准视频信号的行同步信息.在进行数据采集时可直接采用系统时钟的分频作为采样时钟.当进行实时图像采集时,为了满足稳定采集与显示的目的,要求采样时钟与行同步信号之间具有严格的锁相关系.锁相电路由锁相环芯片NE564和分频器共同组成,其中NE564内部集成了鉴相器、低通滤波器和压控振荡器,分频器由CPLD内部逻辑实现.压控振荡器的输出作为图像采集的采样时钟,经分频器分频后得到低频信号,该低频信号与同步信号发生器产生的行同步信号分别送到鉴相器,其输出经低通滤波后控制压控振荡器的输出时钟的相位,以使采样时钟与行同步的相位一致不同格式的非标准视频图3371第5期张怀柱,孙中森等:基于PCI总线的非标准视频图像的实时采集与显示8E40H.C PAl tera EP72.像信号的行同步周期也是不同的,为了能够适应不同格式的非标准视频图像信号,要求分频器的分频系数能够根据不同的行频作出相应的调整.(3)CPLD控制单元这里,采用Alt era公司的EPM7256来完成硬件系统所需的各种时序逻辑控制.它主要完成以下的控制功能:将系统时钟进行分频作为数据采样时钟;实现锁相电路的分频器功能;完成数据/图像采集的功能的切换;利用同步发生器输出的行、场同步信号对A/D采集进行控制;为充分利用PCI总线的带宽,完成A/D与FIFO之间的接口转换设计;PCI局部总线的控制以及数据输入输出通道切换的控制等.其中, Altera的MAX7000系列CPLD基于先进的多阵列矩阵(MAX)架构,为大量应用提供了世界级的高性能解决方案.基于电可擦除可编程只读存储器(EEP2 ROM)的MAX7000产品采用先进的CMOS工艺制造,提供从32到512个宏单元的密度范围,速度达3. 5ns的管脚到管脚延迟.MAX7000器件支持在系统可编程能力(ISP),可以在现场轻松进行重配置,提高系统的灵活性,增加系统的保密性,缩短设计周期,特别适用于实现高速、复杂的逻辑控制.(4)PCI总线接口设计PCI9054有3种可编程的本地总线模式,分别为M、J和C模式.M模式为非复用32位地址/32位数据总线接口,针对与Motorola公司的MPC850/860接口而设计,主要应用在电信领域.J 模式为复用32位地址/32位数据总线接口,其接口设计相对麻烦.C模式为非复用32位地址/32位数据总线接口,其接口时序控制相对简单.在本采集系统中采用的便是C模式.在C模式下,PCI9054支持三种数据传输模式: PCI主模式、PCI从模式和DMA数据传输模式.在PCI主模式中,本地处理器或本地总线主控设备能够直接通过PCI9054访问PCI总线的存储器或I/O 空间,发起Local2to2PCI的数据传输.在PC I从模式中,PCI9054同时作为PC I总线目标和本地总线主控设备访问PCI9054本地总线空间.而在DMA传输模式中,PCI9054的DMA控制器直接访问PCI 总线和本地总线存储器空间进行读写操作.PCI9054内部有6种可编程的F IFO用于实现PCI总线与本地总线之间的异步传输操作,但考虑到PCI9054本地总线上的速率往往较慢,为了保证数据传输的可靠性,必须对F IFO进行扩充.在这里,F IFO缓冲器采用的是I D T公司的ID T72V3672,它是一种高性能双向同步FIFO器件,片内具有两个独立的深度为8×36的存储器阵列,两个端口具有独立的同步时钟I5在从模式和DM传输模式下的工作过程为:PCI9054首先发出L HOLD信号申请本地总线的控制权,CPLD响应L HOLD信号,并送出L HOLDA信号,表示PCI9054可以使用本地总线. PC I9054在得到本地总线控制权后发出地址选通信号ADS,读写信号L W/R,并通过地址线送出地址, CPLD在收到ADS信号、L W/R信号及正确的FIFO地址信号(F IFO只需要一位地址选通即可)后,使FIFO的片选信号/CS B及端口使能信号ENB有效,并根据LW/R的状态来确定FIFO端口B的读写信号W/RB,开始传输数据.在传输最后一个数据之前,PC I9054的BLA ST信号有效,C PLD 在一个时钟周期内使FIFO的片选信号/CSB和端口使能信号ENB无效,完成一次数据传输.3 软件设计软件设计主要由驱动程序设计和应用程序设计两部分组成.设备驱动程序的主要任务是完成对设备的初始化、端口的读写操作、中断的响应及处理以及DMA传输等,其中DMA传输驱动程序的设计是开发PC I设备驱动程序的核心,在这里,采集系统向主机发送数据时利用的便是DMA传输.驱动程序由Driver st udio3.1来编写,其中DMA传输的执行过程为:驱动程序首先创建并初始化DMA传输控制类的实例,然后判断当前传输的剩余字节数,若剩余字节数为零说明传输已经结束,则终止传输并释放适配器,否则配置PCI9054的DMA寄存器,开放DMA完成中断,并启动DMA传输.一次DMA传输完成后产生DMA完成中断,并在中断服务例程ISR中请求延迟过程调用例程DPC.DPC通知传输对象此段传输完成并按照需要清空缓冲区,更新传输状态.如果整个传输过程没有完成,则建立下一段DMA传输[9210].应用程序则由VC++6.0来完成.系统应用程序结合实际的应用集成了数据采集,同步发生器控制,图像的采集、显示、滤波和稳相等后处理操作.在实际测试中发现,若应用程序采取串行工作方式,即当采集完一场图像后再显示,然后再采集下一场图像,不能够保证采集与显示的实时性.因此采用了多线程技术,数据传输和图像显示处理分为两个线程,线程间通过信号标识量相互通讯.程序流程图如图2所示.主程序启动后首先打开PCI设备,然后启动传输线程和显示线程,在传输线程中当数据传输完成后设置信号标识量通知显示线程,显示线程检测到信号标识量有效后撤销信号标识量并开始显示图像. 实验结果计算机的视频泄漏信息是典型的非标准视频图像信号,实验中利用天线接收不同制式的计算机的4371电 子 器 件第30卷8192.PC904A4图2 应用程序流程图视频泄漏信息,进行稳定再现.为了检验采集系统的工作是否正常,首先采集了行频15.625k Hz 、场频50Hz 的CCD 视频信号,采样速率大约为25Mbyte/s ,在640×480的显示模式下截取的单帧图像如图3(a)所示.然后又对计算机显示器在各种显示模式下的视频泄漏信号进行了实验,被测计算机的显示分辨率分别为640×480×60、800×600×75和1024×768×75,实验数据如表1所示,从计算机实时显示的视频图像中截取的单帧图像如图3(b )、3(c )、3(d )所示,应用程序图像显示窗口的显示分辨率均为640×480,图像中存在黑边是因为采集了视频信号在消隐期间的数据.系统采集的视频图像没有扭曲变形,连续显示时没有滞后现象.实时图像的采集传输速率平均可以达到25Mbyt e/s.由于数据的高速传输影响,图像中存在少量散斑噪声.利用重加滤波和梳状滤波可以很好地消除这种噪声.表1 非标准视频图像信号采集与显示实验结果行频/k Hz 场频/Hz采样速率/Mbyte s -1图像采集分辨率/像素31.6566025.325800×48046.8757525.312540×54060.0237525.209420×700(a )()(c)(d )图3 实时视频图像采集中截取的单帧图像5 结束语在非标准视频图像信号的实时采集与显示中,要解决的两个问题是行同步信息的提取和数据的传输速度.本文所提出的基于PCI 总线的非标准视频图像的实时采集与显示系统利用高速DSP 分析同步信息和产生同步信号;利用PCI 总线的高速传输的特性有效地解决了高分辨率视频图像信息的实时传输问题.本系统不仅在计算机视频泄漏信息截获的实验中能够快速实现实时采集与稳定显示,取得了良好的效果,也可应用于各种非标准视频图像信号的采集与处理领域,具有广阔的应用前景.参考文献:[1] 李上林,王娜等.显示器原理与维修[M ].国防工业出版社,2004.10.[2] PC I Local Bu s Specificat ion Revi s io n 2.2[M ].December 18,1998.[3] 李贵山,戚德虎,PC I 局部总线开发者指南[M ].西安电子科技大学出版社,2001.[4] 高厚琴,杨盈昀,电视原理与接收技术[M ].国防工业出版社,2002.7.[5] 潘松、黄继业.EDA 技术实用教程[M ].科学出版社,2002.[6] TM S 320C2XX 高速数字信号处理器原理与应用[M ].北京闻亭科技发展有限责任公司,1999.[7] PC I9054Data Boo k V2.1,PL X Technolo gy[M ].Inc.J anuar 2y ,2000.[8] PC I9054RD K 2L ITE Hardware Reference Manual ,PL X Tech 2nolo gy[S].Inc.March ,2003.[9] Wal ter Oney.Programmi ng t he Micro sof t Windows Dri verM [M ][] 武安河等,W X WDM 设备驱动程序开发[M ]电子工业出版社,35371第5期张怀柱,孙中森等:基于PCI 总线的非标准视频图像的实时采集与显示8b o de l .1999.10i ndow s 2000/P .200.。
