思考题与习题7
7–1基本概念题：
（1）填空题
①一个EPROM有18条地址输入线，其内部存储单元有（）个。
②某SRAM芯片有13条地址线和8条数据线，其存储容量为（）。
③RAM根据所采用的存储单元工作原理的不同，可分为（）存储器和（）存储器；一个12位地址码、4位输出的ROM，若需将该ROM容量扩展为4K×8，则需对其进行（）扩展；为构成8K×8的RAM，需要（）片1024×1的RAM，并且需要有（）位地址译码以完成寻址操作。
④半导体存储器是一种能存储（）的半导体器件。用1024×4位的RAM芯片2114构成8K×8位RAM，需要（）片2114和一个（）译码器。
⑤半导体存储器按存取功能分为（）存储器和（）存储器。
（2）选择题
①下列哪些存储器具有非易失性（）。
（a）PROM （b）SRAM （c）DRAM （d）FPGA
②以下哪种记忆体不是（）半导体器件？
（a）U盘（b）硬盘（c）内存（d）缓存（3）判断题
①具有8根地址线的ROM其存储容量为256。（）
②静态随机存储器的基本特点是可随时快速读写，断电后数据易丢失，因而工作时必须不断刷新。（）
【解】
（1）填空题
① 218；② 213×8bits；
③静态随机/SRAM，动态随机/DRAM，位，64，13；
④大量二值信息，16，3线-8线；⑤只读，读写。
（2）选择题：
① a；② b。
（3）判断题：
① ×；② ×。
7–2已知SRAM2112组成的存储器电路如题7–2图所示，其中2线-4线译码器功能表如题7–2表所示，分析该存储器电路的容量及地址范围。
【解】该存储器电路的容量为：28×8位＝2K位。
内存地址的范围为：10 0000 0000～10 1111 1111，即200H~2FFH。
A
A
7–3 试用两片1024×4的RAM组成1K×8位的存储器。【解】见题7–3图解。
A9
A0
…
CS
D0
D3
…
D4
D7
…
8
位
数
据
输
出
题7–3图解
7–4 比较PROM、PLA、PAL、GAL等4种SPLD的编程特性。
【解】PROM、PLA、PAL、GAL等4种SPLD的编程特性见题7–4表解。
题7–4表解SPLD的编程特性
7–5 用1片16×4位的ROM 设计一个将两个2位二进制数相乘的乘法器电路，列出ROM
【解】设被乘数和乘数分别为A 3A 2和A 1A 0，乘积用D 3D 2D 1D 0表示，则ROM 数据表见题7–5表解。将A 3A 2A 1A 0作为ROM 的地址输入端A 3A 2A 1A 0，实现电路图如题7–5图解。
题7–5表解
7–6 试将题7–6图中PLA 的各输出函数写成∑m 的形式。
Y
Z
F F 56
W
X
F F 34F F 12
【解】 1F (W,X,Y,Z)WXY WXZ m(5,7,10,11)=+=∑
2F (W,X,Y,Z)WXZ WXY m(5,7,14,15)=+=∑ 3F (W,X,Y,Z)WXY 0m(14,15)=+=∑ 4F (W,X,Y,Z)WXZ m(0,2)==∑
5F (W,X,Y,Z)WXZ XYZ m(0,2,5,13)=+=∑ 6F (W,X,Y,Z)XYZ WYZ m(5,10,13,14)=+=∑
题7–6图 图2－71
7–7CPLD和FPGA有哪些特点？
【解】CPLD和FPGA主要有以下五个优点：
①芯片规模越来越大。随着超大规模集成电路（Very Large Scale IC，VLSI）工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，CPLD和FPGA芯片的规模越来越大。芯片的规模越大，所能实现的功能就越强，同时更适用于实现片上系统（SOC）。
②芯片投资小。CPLD和FPGA芯片在出厂前都已做过100%的测试，而且CPLD/FPGA 设计灵活，发现错误时可以直接更改设计，降低了设计人员投片的风险，节省了许多潜在的开销，因此，CPLD和FPGA芯片的投资小。
③芯片可以反复编程、擦除、使用。在不改变外围电路的情况下，设计不同的片内逻辑就可实现不同的电路功能，当电路有少量改动时，更能显示出CPLD/FPGA的优势。
④芯片运算速度高于单片机。CPLD和FPGA的工作方式与单片机相比，单片机的指令有固定的执行方式，至少需要4个时钟周期且时钟频率较低，而CPLD和FPGA的运算执行方式会根据实现该运算的硬件电路方式不同而改变，因此，CPLD和FPGA的运算速度会高于单片机。
⑤规模大、集成度高、可靠性高、灵活性好。
7–8CPLD和FPGA之间有什么区别？
【解】CPLD和FPGA的不同之处如下：
①FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。
②CPLD逻辑寄存器少，更适合完成各种算法和组合逻辑；FPGA 逻辑弱而寄存器多，更适合完成时序逻辑。换句话说，CPLD更适合于触发器有限而乘积项丰富的结构；FPGA 更适合于触发器丰富的结构。
③CPLD的速度比FPGA快，并且具有较大的时间可预测性。这是由于CPLD的逻辑块之间的互联是集总式的，而FPGA的互连则是分布式的。
④CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。
⑤在编程方式上，CPLD主要是基于E2PROM或Flash存储器编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。
⑥在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。
