武汉轻工大学数学与计算机学院
数字逻辑实验报告
学校：武汉轻工大学
院系：数学与计算机学院
班级：计算机类1304班
姓名：田恒
学号： 1305110089
指导老师：刘昌华
2014年12月10日
目录
1、实验名称
2、实验目的
3、实验原理
4、实验环境
5、实验内容
一、DFF仿真分析
二、“维持阻塞”型DFF仿真分析
三、思考练习
四、故障排除
五、实验总结
【实验名称】触发器功能的模拟实现
【实验目的】学习时序电路的设计，了解基本触发器的功能，利用QuartusII软件的原理图输入，设计一个钟控R-S触发器形成的D触发器和边沿触发型D触发器，并验证其功能。
【实验原理】（1）钟控R-S触发器，在时钟信号作用期间，当输入R、S同时为1时，触发器会出现状态不稳定现象。为了解决这个问题，对钟控R-S触发器的控制电路进行修改，用G4门的输出信号替换G3门的S输入信号，将剩下的输入R记作D，就形成只有一个输入端的D触发器。
（2）在上述D触发器的基础上增加“维持”、“阻塞”结构，从而形成“维持阻塞”型D触发器。
【实验环境】PC机（Windows xp,QuartusII）
【实验内容】QuartusII开发数字电路的设计流程完成DFF和“维持阻塞”型D触发器的原理设计输入，编译仿真和波形仿真。
一、DFF仿真分析：
step1、启动QuartusII
Step2、建立工作库目录文件夹以便设计工程项目的存储
Step3、输入设计：根据上部原理图完成原理图文件，截图如下：
Step4、单击存盘命令新建工程
Step5、编译综合
Step6、仿真测试
Step7、仿真结果
二、“维持阻塞”型DFF仿真分析
Step1、启动QuartusII
Step2、建立工作库目录文件夹以便设计工程项目的存储
Step3、输入设计：根据图4-2完成原理文件，截图如下：
Step4、仿真结果分析
Rd为低电平时直接复位0，Sd为低电平时直接置为1，不需要直接复位、置位时应保持高电平：D为控制输入端，只有当cp上升沿到来时才将数据置入触发器。
三、思考练习
用以上实验设计的维持阻塞DFF模型设计一个2位二进制加法
计数器，该计数器具有计数清零和进位输出功能。
（1）2位二进制加法计数器原理图如下：
（2）仿真测试
（3）仿真结果
（4）改变实验平台至quartusII13.0，改变芯片进行引脚锁定
首先的实验引脚锁定是将输入CLK设为引脚SW[0],将CLRN设为引脚SW[1],输出q[1]、q[0]、COUT分别设成引脚LEDG[0]、LEDG[1]、LEDG[2]。引脚锁定成功结果如下图：
（4）下载电路验证硬件测试结果
SW[1]是清零端，置为1保持状态。上下拨动SW[0]以改变SW[0]的输入值，观察输出状态。
四故障排除
观察发现，进位指示的LEDG[2]一直不亮，反复修正后还是没有解决，于是重新换了试验箱下载，观察结果正确，即上一个试验箱
不能正常工作。
五实验总结
（1）实验中途遇到如何测试的问题
询问指导老师意见，表示用发光二极管来测试即可，并独立完成测试。
（2）将完成的实验逻辑电路结果交由指导老师验收
在答辩完毕后老师提出将SW[0]改为KEY[1]输入，修改后结果如下：
图示为SW[1]置1，KEY[1]每按一次，输出值改变。LEDG[0]亮表示1，不亮即为0.LEDG[1]同样。上图为输入1，输出10. （3）通过此次实验，我更深入地领悟了触发器的原理和用法，还复习了示波器的用法，还学会了如何更加适合地用试验箱测试电路实验结果。
