第7讲_集成锁相环路
- 格式:ppt
- 大小:1.12 MB
- 文档页数:32
锁相环工作原理锁相环路是一种反馈电路,锁相环的英文全称是Phase-Locked Loop,简称PLL。
其作用是使得电路上的时钟和某一外部时钟的相位同步。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。
在数据采集系统中,锁相环是一种非常有用的同步技术,因为通过锁相环,可以使得不同的数据采集板卡共享同一个采样时钟。
因此,所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的,从而采样时钟也是同步的。
因为每块板卡的采样时钟都是同步的,所以都能严格地在同一时刻进行数据采集。
锁相环路是一个相位反馈自动控制系统。
它由以下三个基本部件组成:鉴相器(PD)、环路滤波器(LPF)和压控振荡器(VCO)。
锁相环的工作原理:1. 压控振荡器的输出经过采集并分频;2. 和基准信号同时输入鉴相器;3. 鉴相器通过比较上述两个信号的频率差,然后输出一个直流脉冲电压;4. 控制VCO,使它的频率改变;5. 这样经过一个很短的时间,VCO 的输出就会稳定于某一期望值。
锁相环可用来实现输出和输入两个信号之间的相位同步。
当没有基准(参考)输入信号时,环路滤波器的输出为零(或为某一固定值)。
这时,压控振荡器按其固有频率fv进行自由振荡。
当有频率为fR的参考信号输入时,uR 和uv同时加到鉴相器进行鉴相。
如果fR和fv相差不大,鉴相器对uR和uv进行鉴相的结果,输出一个与uR和uv的相位差成正比的误差电压ud,再经过环路滤波器滤去ud中的高频成分,输出一个控制电压uc,uc将使压控振荡器的频率fv(和相位)发生变化,朝着参考输入信号的频率靠拢,最后使fv= fR,环路锁定。
环路一旦进入锁定状态后,压控振荡器的输出信号与环路的输入信号(参考信号)之间只有一个固定的稳态相位差,而没有频差存在。
摘要:锁相环路是PLL 是一个能够跟踪输入信号相位变化,以消除频率误差为目的的闭环自动控制系统。
锁相环环路PLL 主要由鉴相器PD 、环路滤波器LF 和电压控制振荡器VCO 组成,工作原理主要是频率牵引和相位锁定。
PLL 在无线电技术很多领域,如调制与解调、频率合成、数字同步系统等方面得到了广泛运用,已经成为现代模拟与数字通信系统中不可缺少的基本部件。
关键词:锁相环;鉴相器;压控振荡器;环路滤波器1锁相环基本工作原理锁相环(PLL )主要由鉴相器(PD )、环路滤波器(LF) 、压控振荡器(VCO)三部分组成。
基本组成框图如图1所示。
图1 锁相环结构图图1中,输入信号()i u t 与反馈输出信号()o u t 的相位进行比较,得到误差相位()e t θ,并由此产生误差电压()D u t ,误差电压经过环路滤波器过滤得到控制电压()c u t ,()c u t 控制VCO 的振荡频率,改变输出信号()o u t 的频率和相位,同时改变了输出信号和输入信号的相位差()e t θ。
即控制电压加到压控振荡器上使之产生频率偏移,来跟踪输入信号频率()i w t 。
当输出信号频率等于输入信号频率时,会有一个稳态相位差,使鉴相器输出一个稳定的直流误差电压,控制VCO 输出信号频率稳定在输入信号频率上,即为PLL 的锁定状态。
在PLL 中,鉴相器的鉴相特性 ()()D d e u t K t θ= (1) 式中:d K 为鉴相器灵敏度。
压控振荡器VCO 的控制特性为 v w =o w +c K ()c u t (2) 式中:o w 为压控振荡器的自由振荡频率(c u 为0时的固有频率),c K 为压控灵敏度。
若输入信号()i u t 为单频信号,()sin[]i i i i u t U wt θ=+,则相位误差()e t θ为()[()]()()tte i i o c c i o i c c t w t w K u t dt w w t K u t dt θθθ=+-+=-+-⎰⎰(3)令环路滤波器单位冲击响应()()h t t δ=,则控制电压()c u t 为()[()]*()()c d e d e u t K t t K t θδθ==因此 ()()()()e i o c c d e d t w w K u t w K t dtθθ=--=∆- (4)式中:()e d t dtθ为环路的瞬时频差,i o w w w ∆=-为环路的固有频差,()d e K t θ为由()c u t 控制VCO 产生的控制频差。
锁相环及其应用所谓锁相环路,实际是指自动相位控制电路(APC),它是利用两个电信号的相位误差,通过环路自身调整作用,实现频率准确跟踪的系统,称该系统为锁相环路,简称环路,通常用PLL表示。
锁相环路是由鉴相器(简称PD)、环路滤波器(简称LPF或LF)和压控振荡器(简称VCO)三个部件组成闭合系统。
这是一个基本环路,其各种形式均由它变化而来PLL概念设环路输入信号v i= V im sin(ωi t+φi)环路输出信号v o= V om sin(ωo t+φo)——其中ωo=ωr+△ωo通过相位反馈控制,最终使相位保持同步,实现了受控频率准确跟踪基准信号频率的自动控制系统称为锁相环路。
PLL构成由鉴相器(PD)环路滤波器(LPF)压控振荡器(VCO)组成的环路。
PLL原理从捕捉过程→锁定A.捕捉过程(是失锁的)a.φi┈φi均是随时间变化的,经相位比较产生误差相位φe=φi-φo,也是变化的。
b.φe(t)由鉴相器产生误差电压v d(t)=f(φe)完成相位误差—电压的变换作用。
v d(t)为交流电压。
c. vd(t)经环路滤波,滤除高频分量和干扰噪声得到纯净控制电压,由VCO产生控制角频差△ω0,使ω0随ωi变化。
B.锁定(即相位稳定)a.一旦锁定φe(t)=φe∞(很小常数)v d(t)= V d(直流电压)b.ω0≡ωi输出频率恒等于输入频率(无角频差,同时控制角频差为最大△ω0max, 即ω0=ωr+△ω0max。
ωr为VCO固有振荡角频率。
)锁相基本组成和基本方程(时域)各基本组成部件鉴相器(PD)数学模式v d(t)=A D sinφe(t)相位模式环路滤波器(LPF)数学模式v c(t)=A F(P)v d(t)相位模式压控振荡器(VCO)数学模式相位模式环路模型相位模式:指锁相环(PLL)输入相位和输出相位的反馈调节关系。
相位模型:把鉴相器,环路滤波器和压控振荡器三个部件的相位模型依次级联起来就构成锁相相位模型。
摘要:简单介绍了锁相环电路的基本概念及原理,以通用型集成锁相环4046为例主要介绍了锁相环的电路组成、器件参数及工作原理,并对COMS集成锁相环CC4046的应用做了简单研究。
关键词:锁相环鉴相器压控振荡器1 引言锁相环作为一种重要的功能电路在通信、导航、控制、仪器仪表等领域得到了广泛的应用。
20世纪70年代以后随着集成电路技术的飞速发展,出现了多种型号的集成锁相环产品,其中模拟式集成锁相环以NE/SE 560系列最为常用,COMS集成锁相环CD/CC4046最具代表性。
两者基本原理相同,区别在于前者的鉴相器由模拟电路组成,而后者由逻辑电路组成。
2 锁相环的基本概念所谓锁相,就是相位同步的自动控制。
完成两个信号间相位同步的自动控制系统的环路叫做锁相环,也称PLL(Phase Locked Loop)。
最典型的锁相环由鉴相器(Phase Detector),环路滤波器(Loop Filter),压控振荡器(Voltage Controlled Oscillator)三部分组成,如图1所示。
图1 PLL功能框图其中,鉴相器相位比较作用,其输出电压反映两个输入信号间的相位差(与频率之差成线性关系)的大小。
该电路通过具有低通特性的环路滤波器后,建立起一个平均电压,作用于VCO的控制输入端,VCO的振荡频率则由其控制电压的大小决定,当控制电压=0时,对应的振荡频率称为VCO的固有频率。
整个环路根据负反馈的原理构成,鉴相器的输出电压总是朝着减小VCO振荡频率与输入信号之差的方向变化,直到VCO振荡频率与输入信号频率获得一致,当这种情况出现时,称VCO的频率锁定于输入信号的频率或简称锁定。
环路由失锁状态进入锁定状态的过程称为捕捉过程。
在捕捉过程中,VCO振荡频率逐渐趋同于输入信号频率的现象,称作频率牵引。
在频率牵引过程中,环路有能力自行锁定的最大输入信号频率范围称为捕捉频带或简称捕捉带,它是反映捕捉能力优劣的一个重要指标。