微电子工艺技术-复习要点答案（完整版）

微电⼦⼯艺技术-复习要点答案（完整版）
第四章晶圆制造
1．CZ法提单晶的⼯艺流程。

说明CZ法和FZ法。

⽐较单晶硅锭CZ、MCZ和FZ三种⽣长⽅法的优缺点。

答：1、溶硅2、引晶3、收颈4、放肩5、等径⽣长6、收晶。

CZ法：使⽤射频或电阻加热线圈，置于慢速转动的⽯英坩埚内的⾼纯度电⼦级硅在1415度融化（需要注意的是熔硅的时间不宜过长）。

将⼀个慢速转动的夹具的单晶硅籽晶棒逐渐降低到熔融的硅中，籽晶表⾯得就浸在熔融的硅中并开始融化，籽晶的温度略低于硅的熔点。

当系统稳定后，将籽晶缓慢拉出，同时熔融的硅也被拉出。

使其沿着籽晶晶体的⽅向凝固。

籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性。

FZ法：即悬浮区融法。

将⼀条长度50-100cm 的多晶硅棒垂直放在⾼温炉反应室。

加热将多晶硅棒的低端熔化，然后把籽晶溶⼊已经熔化的区域。

熔体将通过熔融硅的表⾯张⼒悬浮在籽晶和多晶硅棒之间，然后加热线圈缓慢升⾼温度将熔融硅的上⽅部分多晶硅棒开始熔化。

此时靠近籽晶晶体⼀端的熔融的硅开始凝固，形成与籽晶相同的晶体结构。

当加热线圈扫描整个多晶硅棒后，便将整个多晶硅棒转变成单晶硅棒。

CZ法优点：①所⽣长的单晶的直径较⼤，成本相对较低；②通过热场调整及晶转，坩埚等⼯艺参数的优化，可以较好的控制电阻率径向均匀性。

缺点：⽯英坩埚内壁被熔融的硅侵蚀及⽯墨保温加热元件的影响，易引⼊氧、碳杂质，不易⽣长⾼电阻率单晶。

FZ法优点：①可重复⽣长，提纯单晶，单晶纯度较CZ法⾼。

②⽆需坩埚、⽯墨托，污染少③⾼纯度、⾼电阻率、低氧、低碳④悬浮区熔法主要⽤于制造分离式功率元器件所需要的晶圆。

缺点：直径不如CZ法，熔体与晶体界⾯复杂，很难得到⽆位错晶体，需要⾼纯度多晶硅棒作为原料，成本⾼。

MCZ：改进直拉法优点：较少温度波动，减轻溶硅与坩埚作⽤，降低了缺陷密度，氧含量，提⾼了电阻分布的均匀性
2．晶圆的制造步骤【填空】
答：1、整形处理：去掉两端，检查电阻确定单晶硅达到合适的掺杂均匀度。

2、切⽚
3、磨⽚和倒⾓
4、刻蚀
5、化学机械抛光
3. 列出单晶硅最常使⽤的两种晶向。

【填空】
答：111和100.
4. 说明外延⼯艺的⽬的。

说明外延硅淀积的⼯艺流程。

答：在单晶硅的衬底上⽣长⼀层薄的单晶层。

5. 氢离⼦注⼊键合SOI晶圆的⽅法
答：1、对晶圆A清洗并⽣成⼀定厚度的SO2层。

2、注⼊⼀定的H形成富含H的薄膜。

3、晶圆A翻转并和晶圆B键合，在热反应中晶圆A的H脱离A和B键合。

4、经过CMP和晶圆清洗就形成键合SOI晶圆
6. 列出三种外延硅的原材料，三种外延硅掺杂物【填空】
7、名词解释：CZ法提拉⼯艺、FZ法⼯艺、SOI、HOT(混合晶向)、应变硅
答：CZ法：直拉单晶制造法。

FZ法：悬浮区融法。

SOI：在绝缘层衬底上异质外延硅获得的外延材料。

HOT：使⽤选择性外延技术，可以在晶圆上实现110和100混合晶向材料。

应变硅：通过向单晶硅施加应⼒，硅的晶格原⼦将会被拉长或者压缩不同与其通常原⼦的距离。

第五章热处理⼯艺
1. 列举IC芯⽚制造过程中热氧化SiO2的⽤途？
答：1、原⽣氧化层2、屏蔽氧化层3、遮蔽氧化层4、场区和局部氧化层5、衬垫氧化层6、牺牲氧化层7、栅极氧化层
8、阻挡氧化层
2. 栅氧化层⽣长的典型⼲法氧化⼯艺流程
答：1、850度闲置状态通⼊吹除净化氮⽓。

2、通⼊⼯艺氮⽓充满炉管。

3、将⽯英或碳化硅晶圆载⾈缓慢推⼊炉管中4、以⼤约10度每分钟升温。

5、⼯艺氮⽓⽓流下稳定温度。

6、关闭氮⽓，通⼊氧⽓和氯化氢，在晶圆表⾯⽣成SO2薄膜。

7、当氧化层达到厚度时，关掉氧⽓和氯化氢，通⼊氮⽓，进⾏氧化物退⽕。

8、⼯艺氮⽓⽓流下降温。

9、⼯艺氮⽓⽓流下将晶⾈拉出，闲置状态下吹除净化氮⽓。

3. 影响扩散⼯艺中杂质分布的因素
答：1、时间与温度，恒定表⾯源主要是时间。

2、硅晶体中存在其他类型的点缺陷p75-p77
4. 氮化硅在IC芯⽚上的⽤途
答：1、硅局部氧化形成过程中，作为阻挡氧⽓扩散的遮蔽层。

2、作为化学抛光的遮挡层。

3、⽤于形成侧壁空间层、氧化物侧壁空间层的刻蚀停⽌层或空间层。

4、在⾦属淀积之前，作为掺杂物的扩散阻⽌层。

5、作为⾃对准⼯艺的刻蚀停⽌层。

5. 离⼦注⼊后的RTA流程
答：1、晶圆进⼊2、温度急升3、温度趋稳4、退⽕5、晶圆冷却6、晶圆退出
6. 为什么晶体晶格离⼦注⼊⼯艺后需要⾼温退⽕？使⽤RTA退⽕有什么优点【填空】
答：消除晶格损伤，恢复载流⼦寿命以及迁移率，激活⼀定⽐列的掺杂原⼦。

P112 降低了退⽕温度或者说减少了退⽕时间，减少了退⽕时的表⾯污染，硅⽚不会产⽣变形，不会产⽣⼆次缺陷，对于⾼剂量注⼊时的电激活率较⾼。

7. SiO2-Si界⾯中存在⼏种电荷？对器件性能有哪些影响？⼯艺上如何降低它们的密度【综合】
答：有5种。

Li RB+ Cs+ K+⼏乎没有影响Na+会引起mos晶体管阈值电压的不稳定。

P57 1、使⽤含氯的氧化⼯艺2、⽤氯周期性的清洗管道、炉管和相关的容器。

3、使⽤超纯净的化学物质4、保证⽓体及⽓体传输过程的清洁，保证栅电极材料不受污染。

8. 扩散掺杂⼯艺的三个步骤【填空】
答：1、晶圆清洗。

2、⽣长遮蔽氧化层3、光刻4、刻蚀5、去光刻胶6、清洗7、掺杂氧化物淀积8、覆盖氧化反应9、掺杂物驱⼊
9. 名词解释：结深、退⽕、RTP、RTA、RTO、合⾦化热处理
答：结深：如果扩散杂质与硅衬底原有杂质的导电类型不同，在两种杂质浓度的相等处会形成PN结，此深度为结深。

退⽕：将注有离⼦的硅⽚在⼀定温度下，经过适当时间的热处理，则硅⽚中的损伤就可能部分或⼤部分得到消除，载流⼦寿命以及迁移率也会不同程度的恢复，掺杂原⼦得到⼀定⽐例的电激活。

这样的过程叫热退⽕。

RTP: 快速加热⼯艺。

是⼀种升温速度⾮常快的，保温时间很短的热处理⽅式。

RTA：快速加热退⽕系统。

⾼温退⽕消除损伤恢复单晶结构并激活掺杂原⼦
RTO：快速加热氧化。

合⾦化热处理：利⽤热能使不同原⼦彼此结合成化学键⽽形成⾦属合⾦的⼀种加热⼯艺。

第六章光刻⼯艺
1. 列出光刻胶的四种成分【填空】
答：聚合物、感光剂、溶剂和添加剂
2. 光刻⼯艺3个主要过程【填空】
答：光刻胶涂敷、曝光和显影
3. 显影⼯艺的3个过程【填空】
答：显影、硬烘烤和图形检测
4. 列出4种曝光技术，并说明那种分辨率最⾼，说明各种曝光技术的优缺点。

答：1、接触式曝光：分辨率较⾼，可在亚微⽶范围内。

接触时的微粒会在晶圆上产⽣缺陷，光刻版的寿命也会减短。

2、接近式曝光：光刻板寿命长，分辨率在2UM。

3、投影式曝光：解决了微粒污染，可以整⽚曝光，但是分辨率较低。

4、步进式曝光：分辨率⾼，nm级，⽆微粒污染。

但是不能整⽚曝光，价格昂贵。

步进式曝光的分辨率最⾼。

5. 光刻⼯艺的8道⼯序
答：⼋道⼯序为：晶圆清洗、预烘培和底漆涂敷、光刻胶⾃旋涂敷、软烘烤、对准和曝光、曝光后烘烤，以及显影、硬烘烤和图形检测
6. 软烘烤的⽬的是什么？列出烘烤过度和不⾜会产⽣什么后果？
答：⽬的：将光刻胶从液态转变为固态，增强光刻胶在晶体表⾯的附着⼒。

使光刻胶含有5%-20%的残余溶剂。

不⾜后果: 1、光刻胶在后续⼯艺中因为附着⼒不⾜脱落2、过多的溶剂造成曝光不灵敏3、硬化不⾜，光刻胶会在晶圆表⾯产⽣微⼩震动，会在光刻胶上⾯产⽣模糊不清的图像。

过度后果：光刻胶过早聚合和曝光不灵敏
①解释曝光后烘烤的⽬的。

PEB（曝光后烘烤）烘烤过度和不⾜会产⽣什么问题？
答：⽬的：降低驻波效应
不⾜：⽆法消除驻波效应，影响分辨率。

过度：造成光刻胶的聚合作⽤，影响显影过程，导致图形转移失败。

②解释硬烘烤的⽬的。

光刻胶硬烘烤过度和不⾜会产⽣什么问题？
答：⽬的：除去光刻胶内的残余溶剂、增加光刻胶的强度，并通过进⼀步的聚合作⽤改进光刻胶的刻蚀与离⼦注⼊的抵抗⼒。

增强了光刻胶的附着⼒。

过度：影响光刻技术的分辨率。

不⾜：光刻胶强度不够
7. 什么是驻波效应？如何减⼩驻波效应
答：驻波效应：当曝光的光纤从光刻胶与衬底的界⾯反射时，会与⼊射的曝光光线产⽣⼲涉，会使曝光过度和不⾜的区域形成条纹状结构。

减⼩驻波效应的办法：1、光刻胶内加染料可以减⼩反射强度。

2、经验表⾯淀积⾦属薄膜与电介质层作为抗反射镀膜减少晶圆表⾯的反射。

3、采⽤有机抗反射镀膜层。

4、通过曝光后烘烤降低。

8. 名词解释：光刻技术、正光刻胶、负光刻胶、PSM移相掩膜、OPC光学临界校正、离轴照明、浸⼊式光刻
答：光刻技术：图形化⼯艺中将设计好的图形从光刻板或背缩光刻板转印到晶圆表⾯的的光刻胶上使⽤的技术。

正光刻胶：曝光区域变软并最后被溶解。

负胶则相反。

PSM移相掩膜：相移掩膜上的电介质层在光刻版上开⼝部分以间隔的⽅式形成相移图形，通过没有相移涂敷开⼝部分的光线，会与通过有相移涂敷开⼝的光线产⽣破坏性⼲涉，相反的相移会在⾼密度排列区形成⾮常清晰的图像。

Opc光学临界校正：补偿当图形尺⼨和曝光光线尺⼨临近时所产⽣的衍射效应。

离轴照明：通过使⽤光圈将⼊射光以⼀定⾓度⼊射到光学系统的透镜上，收集光刻板上光栅的⼀级衍射，提⾼分辨率。

浸⼊式光刻：通过在物镜和晶圆表⾯空隙之间填充离⼦⽔以提⾼光刻分辨率
第七章等离⼦体⼯艺
1. 等离⼦体⼯艺在半导体制造中的应⽤
答：(1) IC制造中所有图形化刻蚀均为等离⼦体刻蚀或⼲法刻蚀。

（2）应⽤于电介质积淀。

（3）离⼦注⼊使⽤等离⼦体源制造晶圆掺杂所需的离⼦，并提供电⼦中和晶圆表⾯上的正电荷。

（4）物理⽓相淀积⽤离⼦轰击⾦属靶表⾯，使⾦属溅镀淀积
于晶圆表⾯。

（5）遥控等离⼦体⼴泛应⽤于清洁机台的反应室、薄膜去除、薄膜淀积⼯艺中。

2. 半导体⼯艺中等离⼦体最重要的三种碰撞【填空】
答：离⼦化碰撞、激发-松弛碰撞、分解碰撞
3. 名词解释：离⼦化碰撞、激发-松弛碰撞、分解碰撞、平均⾃由程、
答：离⼦化碰撞：当电⼦和原⼦或者分⼦碰撞时，会将部分能量传递到受原⼦核或分⼦核束缚的轨道上。

激发-松弛碰撞：当电⼦和原⼦或者分⼦碰撞时，电⼦没有脱离核的束缚，⽽是跃迁到更⾼的能级叫激发。

处于激发状态的电⼦落回到基态或者最低能级叫松弛。

分解碰撞：当电⼦和分⼦碰撞时，碰撞的能量⽐分⼦的化学键能量⾼，打破了化学键的⾃由基。

叫分解碰撞。

平均⾃由程：粒⼦和粒⼦碰撞前能够移动的平均距离。

第⼋章离⼦注⼊⼯艺
1. 离⼦注⼊⼯艺和扩散⼯艺相⽐的优点
答：温度低，使⽤PR遮蔽层（扩散硬遮蔽层），⾮等向性掺杂轮廓，可独⽴控制掺杂浓度和结深，批量及单晶圆⼯艺（扩散为单晶圆⼯艺）
2. 离⼦注⼊的两种阻滞机制【填空】
答：原⼦核阻滞和电⼦阻滞。

3. 离⼦注⼊的通道效应和减⼩通道效应的⽅法
答：通道效应：如果⼀个电⼦以正确的⾓度进⼊通道，它只需要很少的能量就可以⾏进很长的距离。

⽅法：（1）对⼤的离⼦，沿沟道轴向（110）偏离7-10度。

（2）表⾯⽤⼆氧化硅掩膜。

（3）⽤Si，Ge,F,Ar等离⼦使表⾯预⾮晶化，形成⾮晶层。

（4）增加注⼊剂量（晶格损失增加，⾮晶层形成，沟道离⼦减少）。

4. 离⼦注⼊后为什么要进⾏热退⽕
答：离⼦注⼊的过程中，离⼦与晶格原⼦碰撞会使原⼦从晶格的束缚能中释放出来。

热退⽕可以修复单晶结构并激活掺杂物。

5. 离⼦注⼊⼯艺在元器件中的应⽤(8+)
答：（1）阱区注⼊。

（2）对重度阱区注⼊，抑制结击穿效应。

（3）调整阈值电压。

（4）多晶硅掺杂降低电阻系数。

（5）扩散阻挡层的离⼦注⼊。

（6）LDD注⼊抑制热电⼦效应。

（7）源\漏极注⼊使源\漏极与多晶硅栅正下⽅的沟道分开以抑制热电⼦效应。

（8）沟道终⽌注⼊形成P型掺杂隔离区。

6. 集成电路制造中常⽤的3种掺杂物
三氟化硼B10H14 硼烷C2B10H12
7. 离⼦注⼊设备的主要组成部分(7部分)【填空】
答：⽓体系统、电机系统、真空系统、控制系统、射线系统、电荷中性化系统、晶圆处理系统
8. 名词解释：通道效应
答：通道效应：如果⼀个电⼦以正确的⾓度进⼊通道，它只需要很少的能量就可以⾏进很长的距离。

第九章刻蚀⼯艺
1. IC芯⽚⼯艺过程中包括的刻蚀⼯艺过程(8)
答：（1）图形化和整⾯全区刻蚀。

（2）单晶硅刻蚀⽤于浅槽隔离。

（3）多晶硅刻蚀⽤于界定栅和局部互连线。

（4）氧化物
刻蚀界定接触窗和⾦属层间接触孔。

（5）⾦属刻蚀形成⾦属互连线。

（6）氧化层CMP停⽌在氮化硅层后的氮化硅剥除⼯艺。

（7）电介质的⾮等向性回刻蚀形成侧壁空间层。

（8）钛⾦属硅化物形成合⾦之后的钛剥离。

2. 什么是刻蚀的选择性【填空】
答：图形化刻蚀中对于光刻胶、被刻蚀薄膜和衬底三种材料的刻蚀速率不同。

3. 湿法刻蚀氧化硅、硅、氮化硅、⾦属的化学试剂【填空】
答：氧化硅：HF 硅：硝酸和氢氟酸的混合液氮化硅：磷酸⾦属：磷酸0.8 醋酸0.05 硝酸0.05 ⽔0.1
4. 等离⼦刻蚀中⾮等性刻蚀的原理：损伤机制和阻绝机制
5. 名词解释：负载效应过刻蚀主刻蚀
答：负载效应：等离⼦体图形化刻蚀过程中，刻蚀图形将影响刻蚀速率和刻蚀轮廓。

过刻蚀：刻蚀薄膜时，晶圆内的刻蚀速率和薄膜厚度并不完全均匀，主刻蚀后，会有少部分的薄膜留下，移除剩余薄膜的过程称为过刻蚀。

移除⼤部分薄膜的过程称为主刻蚀。

第⼗章化学⽓相淀积与电介质薄膜
1. 半导体⼯艺中常⽤的三种CVD反应器类型【填空】
答：APCVD：常压化学⽓相淀积LPCVD: 低压化学⽓相淀积PECVD：等离⼦增强型化学⽓相淀积
2. 热⽣长氧化物和CVD氧化物的本质区别是什么？
答：⽣长的薄膜与消耗的硅衬底，淀积的薄膜不消耗硅衬底。

热⽣长的⼆氧化硅来⾃⽓相氧，硅来⾃衬底，当薄膜⽣长进⼊衬底时，这个过程会消耗衬底的硅。

CVD氧化物的硅与氧都来⾃⽓相状态，并没有消耗硅衬底
3. 电介质CVD⼯艺最常使⽤的硅来源⽓体、氮化硅淀积中的三种源材料⽓体、CVD氧化物的氧来源⽓体
答：电介质CVD中⽣长的硅最常⽤的⽓体是硅烷(SiH4)与TEOS(四⼄氧基硅烷，Si(OC2H5)4)。

对于低k介质层：3MS(三甲基硅烷或(CH 3)3SiH )是最常使⽤的源材料；
对于超低k介质材料：常采⽤DEMS(C5H14Si)和CHO(氧化环⼄烯或C4H10O)作为源材料。

4. PSG⽤于ILD0的2种原因；BPSG⽤于ILD0的原因是什么？
答：（1）可捕捉移动的钠离⼦（2）减⼩硅玻璃的加热回流温度 2.降低再流动温度
5. CVD⼯艺的的⼯艺流程
答：（1）⽓体或⽓相源材料进⼊反应器（2）源材料扩散穿过边界层并接触衬底（3）源材料吸附在衬底表⾯（4）吸附的源材料在衬底表⾯移动（5）源材料在衬底表⾯开始化学反应（6）固体产物在晶体表⾯形成晶核（7）晶核⽣长形成岛状物（8）岛状物结合形成连续的薄膜（9）其他⽓体副产品从衬底表⾯上放出（10）⽓体副产品扩散过边界层（11）⽓体副产品流出反应器
6. 源材料扩散穿过边界表⾯时的两种表⾯吸附【填空】
答：化学吸附：衬底表⾯的原⼦与吸附的源材料的分⼦内的原⼦形成化学键；物理吸附：吸附在源材料的表⾯；
7. 半导体⼯艺中电介质薄膜的应⽤(5种)
答：（1）作为钝化保护层（2）ILD0的掺杂物阻挡层（3）紫外线可以穿透的保护层（4）作为ILD材料
8. 名词解释：APCVD、LPCVD、PECVD、黏附系数、化学吸附、物理吸附、USG、PSG、BPSG
答：APCVD：常压化学⽓相淀积；LPCVD:低压化学⽓相淀积；PECVD：等离⼦增强型化学⽓相淀积；黏附系数：当原⼦或分⼦与衬底表⾯发⽣⼀次碰撞时，与表⾯形成化学键并被化学吸附的概率；USG：未掺杂的硅玻璃；PSG：磷掺
杂硅玻璃；BPSG：磷硼掺杂的氧化硅。

第⼗⼀章⾦属化⼯艺
1. 90年代以前，哪些因素影响铜⽤于IC⼯艺
答：器件尺⼨；器件密度；化学机械研磨⼯艺；多重⾦属连线；
铝⾦属的电导率在⾦属中排第四,仅次于银、铜、⾦。

铝是这四种⾦属中唯⼀容易进⾏⼲法刻蚀形成很细⾦属连线的材料。

然⽽铜和⼆氧化硅的附着能⼒很差。

铜在硅和⼆氧化硅中的扩散速率很⾼，铜的扩散将引起严重的⾦属污染使元器件失效。

2. 什么叫“结尖刺效应”，集成电路⼯艺中如何避免铝的结尖刺效应？
答：硅可以溶解在铝中。

在源/漏区，铝⾦属会与硅直接接触，硅会溶⼊铝中，⽽铝会扩散进⼊硅内形成铝尖凸物。

铝的尖凸物可以穿透掺杂界⾯使源漏区，铝⾦属会与硅直接接触，铝的尖凸物可以穿透掺杂界⾯使源/漏与衬底形成短路，这将增加器件的漏电并引起可靠性问题，该效应称为结尖刺现象。

硅在铝中的饱和溶解度为1%，所以增加⼤约1%的硅到铝中可以使硅在铝中达到饱和⽽有效防⽌硅进⼀步溶解在铝中避免形成结尖刺。

400℃的热退⽕也会在铝硅界⾯形成合⾦，这样也可以预制铝硅相互扩散形成结尖刺现象。

3. 什么叫“电迁移现象”，集成电路⼯艺中如何减⼩电迁移现象。

答：铝⾦属是⼀种多晶态材料，包含了许多⼩的单晶态晶粒。

当电流通过铝线时，电流会持续不断碰撞晶粒。

⼀些较⼩的晶粒就开始移动，如在⼀条溪流底部的⼩⽯头⼀样，它们会在洪⽔的冲刷下被冲刷下来，该效应称为电迁移。

当少量百分⽐的铜与铝形成合⾦时，铝的电迁移率将显著增强，因为铜起了铝晶粒之间的黏着剂作⽤，并防⽌晶粒因为电⼦轰击⽽迁移，Al-Si-Cu 合⾦就是利⽤了这个原理。

4. 双重镶嵌铜互连技术的⼏个挑战及双镶嵌铜互连⼯艺流程
答：挑战：①⾼深宽⽐的⾦属层间接触孔需要点击⼀层铜阻挡层以防⽌铜扩散，这个阻挡层需要良好的侧壁和底层阶梯覆盖、优良的电介质附着层和低的接触电阻。

②⾼质量的铜薄膜淀积、低电阻率及⽆空洞⾼深宽⽐沟槽和⾦属层间接触窗孔填充。

③⽆缺陷的铜研磨和后CMP清洗技术。

⼯艺流程：预淀积、清洗；PVD Ta阻挡层、Cu 籽晶层；ECD 或CVD 铜，铜热退⽕；Cu 和Ta CMP密封氧化物CVD；
5. 钽在铜互连⼯艺中的作⽤【填空】
答：①钽作为铜淀积前的阻挡层，可以防⽌铜扩散穿过氧化硅进⼊硅衬底损坏元器件。

②钽与钛、氮化钛阻挡层材料相⽐，是⼀种很好的阻挡层材料，⼀般利⽤溅镀⼯艺淀积
6. 铝铜多层互连技术，最常⽤的四种⾦属：Al, W, Ti, TiN; 铜互连技术最常⽤的⾦属：Cu, Ta或TaN【填空】
7. ⾦属硅化物可以⽤于减⼩局部互连线电阻和接触孔电阻【填空】
8. IC⼯艺中氮化钛的3种应⽤【填空】
答：IC⼯艺中氮化钛⼴泛应⽤于阻挡层、附着层以及抗反射涂层膜。

第⼗⼆章化学机械研磨⼯艺(CMP)
1. IC⼯艺中有哪些技术可以⽤于介质平坦化(5)
答：加热流动技术；溅射回刻蚀技术；光刻胶回刻蚀技术；⾃旋涂敷氧化硅回刻蚀技术；电介质CMP技术；
电介质CMP ⼯艺是20 世纪80 年代由IBM公司发展并作为电介质平坦化的⼀种技术。

2.CMP技术的优点(5)
答：优点：（1）CMP可以将晶圆表⾯平坦化，可以允许⾼解析度的光刻技术。

被平坦化的表⾯可以消除侧壁变薄引起⾦属导线⾼电阻和⾼迁移率问题，这种侧壁变薄与⾦属PVD⼯艺的阶梯覆盖有关。

（2）CMP 平坦化不存在⾦属导线薄化问题。

（3）被平坦化的表⾯也可以减⼩为了消除由于电介质阶梯形成的厚光刻胶引起的过度曝光和显影的需求。

（4）平坦化的表⾯允许更均匀的薄膜淀积，减⼩过刻蚀所需的时间，并可以减⼩刻蚀技术中长时间过刻蚀有关的底切形成衬底损失。

（5）只需很少的过刻蚀。

3.对于铝铜互连，CMP⼯艺在IC制造中的两个主要运⽤：(①STI、钨塞⼯艺中晶圆表⾯⼤量薄膜移除②电介质层平坦化)【填空】
第⼗三章半导体⼯艺整合
1. 集成电路制造中的四种隔离技术【填空】
答：整⾯全区覆盖氧化层、局部硅氧化(LOCOS)、浅槽隔离(STI) 、P型掺杂结也可以⽤于形成相邻晶体管的电⽓隔离。

2. 集成电路制造中使⽤哪两种⽅法来避免MOS管的源漏穿通效应：(①中等能量低电流的抗穿通离⼦注⼊⼯艺②45°⼤倾⾓注⼊⼯艺)【填空】
3. CMOS IC⼯艺中的三种阱区形成⼯艺【填空】
答：⾼能量、低电流的离⼦注⼊；加热退⽕/扩散⼯艺;⾃对准双阱⼯艺。

4. 解释说明⾃对准栅⼯艺流程，为什么当图形化尺⼨⼩到0.18um时，使⽤钴硅化物取代钛硅化物？为什么当图形化尺⼨⼩到65nm时，使⽤镍硅化物取代钴硅化物？
答1：这种⼯艺⽤⼀个有源区光刻在场氧化层上开出刻蚀窗⼝定义晶体管区域。

流程：晶圆清洗、栅极氧化层⽣长和多晶硅淀积后，栅极光刻定义出栅极和连线。

离⼦注⼊和加热退⽕后，晶体管就制造完成了。

对于闪存器件，⼴泛使⽤钴硅化物；对于CMOS逻辑器件，⽤于局部互连的硅化物通常为硅化钛( ⼤于180nm)、钴硅化物(250nm-90nm) 和镍硅化物(65nm及更⼩)。

答2：低电阻的晶粒C-54 相钛硅化物的尺⼨约0.2um。

当栅的宽度⼩于这种晶粒尺⼨时，钛硅化物就不能应⽤。

因此，开始在局部互连中使⽤钴硅化物。

钴硅化物具有低的电阻率，⽽且也可以通过⾃对准硅化物⼯艺形成。

Ti Si2 和CoSi2形成⼤约需要形成⼤约需要750 ℃的退⽕，这个温度对于特征尺⼨为65nm或更⼩的器件来说太⾼，因此开始发展镍硅化物⼯艺并应⽤于CMOS 集成电路制造中。

NiSi 的退⽕温度约为450 ℃。

5. 什么是LOCOS？简介LOCOS⼯艺的⼯艺流程并说明LOCOS的主要缺点。

答：局部硅氧化技术(LOCOS)从20世纪70年代起就⼀直应⽤于IC芯⽚⽣产中，其中的⼀个优点是⼆氧化硅是在沟道隔离注⼊后才⽣长的。

流程：晶圆清洗→⽣长垫底氧化层(a)→CVD氮化硅→光刻→氮化硅→光刻1：LOCOS→刻蚀氮化硅→去光刻胶→清洗→隔离注⼊，硼(b)→湿法氧化，形成LOCOS(c)→去氮化层和垫底氧化层(d)→清洗。

LOCOS⼯艺主要的缺点之⼀就是所谓的鸟嘴效应。

因为⼆氧化硅是等向性⽣长，从⽽使得在氮化硅层下形成侧⾯侵蚀。

加热氧化期间，鸟嘴由⼆氧化硅内部的等向性扩散形成。

6. 什么是STI？简介先进STI⼯艺流程(使⽤CMP⼯艺的那种)
答：浅槽隔离(STI)。