以太网EMC接口电路设计及PCB设计我们现今使用的网络接口均为以太网接口，目前大部分处理器都支持以太网口。
目前以太网按照速率主要包括10M、10/100M、1000M三种接口，10M应用已经很少，基本为10/100M所代替。
目前我司产品的以太网接口类型主要采用双绞线的RJ45接口，且基本应用于工控领域，因工控领域的特殊性，所以我们对以太网的器件选型以及PCB设计相当考究。
从硬件的角度看，以太网接口电路主要由MAC（Media Access Controlleroler）控制和物理层接口（Physical Layer，PHY）两大部分构成。
大部分处理器内部包含了以太网MAC控制，但并不提供物理层接口，故需外接一片物理芯片以提供以太网的接入通道。
面对如此复杂的接口电路，相信各位硬件工程师们都想知道该硬件电路如何在PCB上实现。
下图1以太网的典型应用。
我们的PCB设计基本是按照这个框图来布局布线，下面我们就以这个框图详解以太网有关的布局布线要点。
图1 以太网典型应用1.图2网口变压器没有集成在网口连接器里的参考电路PCB布局、布线图，下面就以图2介绍以太网电路的布局、布线需注意的要点。
图2 变压器没有集成在网口连接器的电路PCB布局、布线参考a)RJ45和变压器之间的距离尽可能的短，晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围，PHY层芯片和变压器之间的距离尽可能短，但有时为了顾全整体布局，这一点可能比较难满足，但他们之间的距离最大约10~12cm，器件布局的原则是通常按照信号流向放置，切不可绕来绕去；b)PHY层芯片的电源滤波按照要芯片要求设计，通常每个电源端都需放置一个退耦电容，他们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振，为了让电容起到去耦和旁路的作用，故要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路面积尽量小，保证引线电感尽量小；c)网口变压器PHY层芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小；d)网口变压器接口侧的共模电阻和高压电容靠近中心抽头放置，走线短而粗（≥15mil）；e)变压器的两边需要割地：即RJ45连接座和变压器的次级线圈用单独的隔离地，隔离区域100mil以上，且在这个隔离区域下没有电源和地层存在。
这样做分割处理，就是为了达到初、次级的隔离，控制源端的干扰通过参考平面耦合到次级；f)指示灯的电源线和驱动信号线相邻走线，尽量减小环路面积。
指示灯和差分线要进行必要的隔离，两者要保证足够的距离，如有空间可用GND隔开；g)用于连接GND和PGND的电阻及电容需放置地分割区域。
2.以太网的信号线是以差分对（Rx±、Tx±）的形式存在，差分线具有很强共模抑制能力，抗干扰能力强，但是如果布线不当，将会带来严重的信号完整性问题。
下面我们来一一介绍差分线的处理要点：a)优先绘制Rx±、Tx±差分对，尽量保持差分对平行、等长、短距，避免过孔、交叉。
由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。
所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里；b)当速度要求高时需对Rx±、Tx±差分对进行阻抗控制，通常阻抗控制在100Ω±10%；c)差分信号终端电阻（49.9Ω，有的PHY层芯片可能没有）必须靠近PHY层芯片的Rx±、Tx±管脚放置，这样能更好的消除通信电缆中的信号反射，此电阻有些接电源，有些通过电容接地，这是由PHY芯片决定的；d)差分线对上的滤波电容必须对称放置，否则差模可能转成共模，带来共模噪声，且其走线时不能有stub ，这样才能对高频噪声有良好的抑制能力。
3.变压器集成在连接器的以太网电路的PCB布局、布线较不集成的相对简单很多，下图3是采用一体化连接器的网口电路的PCB布局、布线参考图：图3 一体化连接器的网口PCB布局、布线参考图从上图可以看出，图3和图1的不同之处在于少了网口变压器，其它大体相同。
不同之处主要体现在网口变压器已集成至连接器里，所以地平面无需进行分割处理，但我们依然需要将一体化连机器的外壳连接到连续的地平面上。
4.电路滤波设计：a) 在差分线上分别串接10R电阻，在分别对地添加5-10pF电容b) 变压器电源添加LC滤波，选择600R/100Mhz磁珠和0.01-0.1uF电容5.电路防雷设计：为了达到IEC61000-4-5或GB17626.5标准，共模2KV，差摸1KV的防雷测试要求，成本最低的设计方案就是变压器初级中心抽头通过防雷器件接地，可以选择成本较低的半导体放电管，但是要注意“防护器件标称电压要求大于等于6V；防护器件峰值电流要求大于等于50A；防护器件峰值功率要求大于等于300 W。
注意选择半导体放电管，要注意器件“断态电压、维持电流”均要大于电路工作电压和工作电流。
根据测试标准要求，对于非屏蔽的平衡信号，不要求强制性进行差模测试，所以对于差模1KV以内的防护要求，可以通过变压器自身绕阻来防护能量冲击，不需要增加差模防护器件。
1）由于TVS管响应比压敏电阻和气体放电管快，不能将压敏电阻or气体放电管与TVS管直接并联使用，而应在其中间串联uH级别的电感或导线（导线也有寄生电感）；2）气体放电管需要续流遮断：即在其吸收瞬态发生短路后要能恢复到开路状态，即在一般使用中气体放电管的直流击穿电压比其并联的信号的工作电压高的多，当由于瞬态干扰气体放电管起作用，发生短路后，短路状态的维持需要一个电压，若信号电压会使气体放电管一直维持在短路状态，时间一长，就会将此信号烧毁，所以要使得信号电压低于维持气体放电管短路状态的电压。
6.辐射与ESD：a)指示灯走线和电源上都加磁珠,磁珠靠近接口，然后限流电阻靠近PHY芯片，并添加电容滤波。
7.PCB布局布线原则：7.1 变压器未集成到RJ45接口的：1）变压器与RJ45之间，PHY层芯片与变压器之间的距离应控制在1inch内。
当布局条件限制时，应优先保证变压器与RJ45之间的距离在1inch内。
2）器件布局按照信号流向放置，切勿绕来绕去。
3）变压器下方的地平面要分割，分割线宽度不小于100MIL，网口变压器放置在GND和PGND的分隔线上。
4）每对差分走线都要控制走线长度一致，同时注意控制阻抗为50欧姆。
5）注意PHY层芯片的的数字地和模拟地统一，数字电源和模拟电源使用磁珠进行隔离。
同时要与变压器配合。
注意PHY芯片的电源滤波，按照芯片要求设计。
6）网口指示灯的电源线3.3V或者2.5V来自于电源平面，要对它们使用磁珠和电容进行退耦；指示灯驱动线要靠近PHY串连电阻，并在进入I/O区域之前进行电容滤波。
这样防止噪声通过指示灯电源线耦合到差分线对区域。
7）指示灯电源线和驱动信号线要靠近走线，尽量减小环路面积。
8）指示灯线和差分线对要进行必要的隔离，两者要保证距离足够远，如果必要使用GND平面进行隔离。
9）注意网口变压器芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小。
10）用于连接GND和PGND的0欧姆电阻或者电容要放置在地分割线上。
11）PHY芯片的模拟电源不要占用大面积平面，从局部铜皮通过走线、磁珠、走线拉到变压器芯片侧中心抽头上。
12）PHY芯片与变压器之间已经没有VDD，将PHY芯片与变压器之间的平面层区域定义为GND，这样可以切断来自VDD平面的噪声途径。
13）沿单板PCB的边缘（不用包住PGND，见图8）每隔250mil打一个接地过孔，这些过孔排可以切断单板噪声向外辐射的途径，减小对PGND静地的影响。
14）单板的PGND、GND通过镙孔和结构相连接，保证系统地电位的统一。
15）保证电源平面和地平面之间的良好退耦（低阻），电源平面最好和地平面相邻。
16）和电源平面相邻的信号线不要超出电源平面的投影区域。
17）要保证和电源平面相邻的信号线的回流路径的完整性，否则就要改变平面的形状，使得信号线处在平面层内，回流路径的不完整会带来严重的EMC问题。
18）推荐把所有的高速信号线、I/O线、差分线对优先靠近地平面走线，如果无法实现才以电源平面作为参考平面。
19）差分线要远离其它信号线，放置其它信号线把噪声耦合到差分线上。
20）为了减小差分信号的噪声，数字信号线或电源要远离模拟信号线或电源。
21）电源的去耦和旁路是十分重要的，它们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振。
电容可以起到去耦和旁路的作用，但要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路的面积尽量小，保证引线电感尽量小，见下图所示图9 退耦电容的环路面积图10 变压器中心抽头共模电容的布局布线对比图7.2、采用一体化连接器的网口电路PCB布局、布线规则下面只针对不同点进行描述。
1)网口变压器是隔离器件，用于切断共模，因为已经被集成在连接器里，所以地平面不再进行分割处理。
2)一体化连接器的外壳应该连接到连续的地平面上。
不要在连接器下面创建机架地。
3)单板周围每隔250mil打接地过孔，将单板噪声屏蔽在板内。
很重要的一点（借鉴与电脑主板设计）：对于裸露在机箱外的接地设备的金属外壳需要打接触放电（如232 USB 以太网接口等），他们的信号线的防护措施如GDT 压敏TVS等要接到金属外壳即大地，泄放到大地（接地设备的金属外壳一般接大地）。
