基于BSIM3v3模型参数提取

MOSFET的SPICE模型一、背景CMOS技术中器件建模是多年来研究的重要领域,从开始的众多模型的独立发展到适用于电路模拟的模型标准的统一,为IC设计工程师!半导体制造工程师!CAD开发工程师!模型研发工程师之间的高效合作,降低IC制造成本等起到了非常重要的促进作用"但器件尺寸缩小的深亚微米!超深亚微米时,器件的工作机理发生了很大的变化,因此建立合适的器件模型,对器件工作的分析其重要性十分明显。

二、简介MOSFET模型发展至今，已有五十多个模型。

下面简单介绍几个有代表性的模型：… Level 1 ——MOS1模型（Shichman-Hodges模型），该模型是Berkley SPICE最早的MOST 模型，适用于精度要求不高的长沟道MOST。

电容模型为Meyer模型，不考虑电荷贮存效应… Level 2 ——MOS2模型，该模型考虑了部分短沟道效应，电容模型为Meyer模型或Ward-Dutton模型。

Ward-Dutton模型考虑了电荷贮存效应。

… Level 3 ——MOS3模型，为半经验模型，广泛用于数字电路设计中，适用于短沟道器件，对于沟道长度≥2µm的器件所得模拟结果很精确。

BSIM模型——Berkeley Short-Channel IGFETModel。

BSIM模型是专门为短沟道MOST 而开发的模型。

目前已经发展到BSIM4模型。

… Level 4 ——BSIM1模型，适合于L≈1µm，tox≈15nm的MOSFET。

BSIM1模型考虑了小尺寸MOST的二阶效应包括：… 垂直电场对载流子迁移率的影响；… 速度饱和效应；… DIBL（漏场感应势垒下降）效应；… 电荷共享；… 离子注入器件的杂质非均匀分布；… 沟道长度调制效应；… 亚阈值导电；… 参数随几何尺寸的变化基本公式是萨方程的修正… HSPICE Level 28 ——改进的BSIM1模型，适用于模拟电路设计，目前仍有广泛应用。

• 161•gm/Id 是基于查找表的设计方法，该方法是通过对实际晶体管进行建模和扫描，绘制出不同沟道长度下的gm/go-gm/Id 、f T -gm/Id 和Id/W-gm/Id 曲线，在器件的其他参数确定后，通过查找表的方式确定器件的尺寸。

通过此方法设计出的达到预期性能要求的器件的尺寸值与实际器件达到相应性能的尺寸非常接近。

随着现代科技水平的不断发展，国内外的集成电路设计及制造水平也在不断提高。

为了使芯片的功能更为强大，就需要在一块芯片中集成更多的晶体管，但是单纯地集成更多的晶体管会造成芯片的面积和体积变大，从而可能使制造出的电子设备的体积较大，这与目前电子设备小型化的发展趋势是相悖的。

1.gm/Id设计方法的提出背景在芯片的设计和制造过程中，要使芯片具有更强大的功能而又不增加其体积，最直接的方法就是减小晶体管的尺寸。

但是传统的电路设计是采用过驱动电压的设计方法，这种设计方法针对的是长沟道器件，随着工艺线宽和器件工作节点越来越小，尤其是进入深亚微米后，传统的长沟道器件物理模型与实际器件之间的物理偏差越来越大。

在BSIM3v3这类较为新型的基于物理的深亚微米级适用于数字和模拟电确定器件的尺寸。

2.固定沟道长度L的曲线仿真本文通过一个简单的差分放大器在Cadence 软件中完成器件参数曲线的绘制，如图1所示：图1 差分放大器路设计的MOSFET 模型中，器件的许多参数的计算会比较复杂，用传统的器件长沟道原理—平方律公式计算得到的结果与实际物理器件电路原理图仿真结果有较大的偏差。

基于此种情况，可在短沟道器件的电路设计中运用gm/Id 的设计理念来对电路进行设计。

gm/Id 是基于查找表的设计方法，该方法是通过对实际晶体管进行建模和扫描，绘制出不同gm/Id 和沟道长度下相应的参数曲线，以得到的参数曲线为电路设计基础。

在确定器件的其他参数后，便可通过查找表的方式图2 gm/go-gm/Id、f T -gm/Id、Id/W-gm/Id曲线图• 162•仿真所用的工艺是SMIC 0.13um 的工艺，本文是对M1晶体管进行曲线仿真。

BSIM3v3模型介紹與萃取方式(上)Jackson Hsu 許仲延Application EngineerEEsof TaiwanAgilent TechnologiesTEL: 886-3-4959097Email: jackson_hsu@/find/eesofBSIM3v3模型介紹與萃取方式(上)一、簡介二、BSIM3模型包含的物理效應a. 臨界電壓 (Threshold Voltage)z垂直與橫向非均勻載子濃度z短通道效應z窄通道效應b. 載子遷移率 (Mobility)z垂直電場效應c. 汲極電流 (Drain Current)z載子速度飽合效應 (Carrier Velocity Saturation)z基板電荷效應(Bulk charge effect)z次臨界傳導 (Sub-threshold Conduction)z源極/汲極的寄生電阻(Source/Drain Parasitic Resistance)d. 基板電流 (Bulk Current)e. 輸出電阻 (Output Resistance)f. 短通道電容模型(Short channel capacitance model)g. 溫度與元件特性的相依性(Temperature dependence of the behavior)三、利用IC-CAP萃取BSIM3模型的物理參數四、結論一、簡介BSIM3(B erkeley S hort channel I nsulated gate field effect transistor M odel)模型是由加州柏克萊分校(UC Berkeley)在1993年發表的重要技術，而此元件模型可用來模擬含括0.18μm (0.1×10-6 m)MOS元件的類比電路與數位電路。

由於更先進的製程技術會被開發出來以利於類比/數位電路的設計，並且隨著元件小尺寸的發展，模型必須要有一套提供可等比例縮放(Scalable)的參數，例如通道長度與寬度，因此元件模型亦需要有更新或更完整的版本來搭配。

三维模型特征提取算法一、特征提取需求由来虚拟装配在CAD建模领域使用广泛，Solidworks、Pro/E、UG 等都有自己的零件装配程序模块，但是它们相互之间并不能进展直接的数据格式转换。

比方：Solidworks创立一个简单的零件直接用Pro/E翻开会丧失很多模型拓扑信息。

STL文件格式是通用的固体三维模型表示文件，常用CAD软件都能翻开。

STL文件是一种简单数据格式，其中只记录了模型的顶点和法向量〔数据格式下一节具体介绍〕，大多数CAD软件支持STL 文件格式的零件输出。

然而，无论何种CAD软件翻开STL文件之后，都难以读取模型的特征信息，甚至连模型的一个外表都选不中。

在这种情况下，如果我们想把一大堆的STL格式模型，加载到某款CAD软件中进展装配，可能性几乎为零。

在这种情况下，出现了对提取模型拓扑信息的需求。

下面将详细介绍这种方法，并给出在OSG场景中提取一个齿轮面的例子，供大家参考。

二、根本概念三角形是三维引擎的根本绘制图元。

任意一个三角形包括三个顶点和一个法向量〔三个顶点和一个法向量确定了一个最小单位的外表〕，无论是什么样子的三维模型都可以分解成三角形的组合。

一个三维模型上的三角形并非独立存在，它们是有相互关系的，这些关系主要表达在两方面：〔1〕邻接关系〔共边、共顶点〕。

〔2〕归一化法向量之间的夹角关系〔法向量相等、法向量共面等等〕。

通过上述关系可以把三角形归类，从而组成不同的曲面。

下面以平面和柱面为例对三角形组成的曲面进展介绍。

定义一：模型中任意两个三角形存在公共边，那么称两个三角形紧邻。

定义二：模型中任意两个三角形存在公共顶点，那么称两个三角形邻接。

定义三：如果存在一组三角形它们具有邻接关系〔紧邻、邻接〕并且归一化法向量全等那么这一组三角形在同一个平面上。

定义四：如果存在一组三角形它们具有邻接关系〔紧邻、邻接〕并且归一化法向量处于某个平面上那么这组三角形处在同一个柱面上。

定义五：归一化法向量，满足公式：关于其他形状的定义大家可以自己总结〔如球面、圆柱面、圆锥面等等〕，这里只给出平面和一般柱面〔多面体、圆锥面、圆柱面都是柱面〕的定义。

低噪声CMOS振荡器的设计低噪声CMOS 振荡器的设计丁虹（安庆师范学院物理与电⽓⼯程学院安徽安庆246011）指导⽼师：徐晓峰摘要：本论⽂是基于振荡器单⽚集成的问题，系统论述了单⽚射频电感电容压控振荡器的原理和实现⽅法，并且综合分析了在压控振荡器设计中影响其关键指标的因素，如相位噪声、调谐范围以及功耗等。

⾸先对线性时不变模型和线性相位时变相位噪声模型进⾏分析和总结的基础上，讨论电感电容压控振荡器的内在振荡机制，总结了振荡器设计和优化的⼀般步骤。

关键词：相噪声，CMOS 管，压控振荡器1、引⾔压控振荡器（VCO ）[8]在⽆线通信和时钟恢复电路中得到了⼴泛的应⽤，随着CMOS ⼯艺的不断进步，对VCO 性能的要求不断提⾼。

其中LC 振荡器具有较好的相噪性能和较低的耗能。

在同等功耗下,其相噪特性⼀般会优于CMOS 环形振荡器[3]20dB 左右,但⼀般较窄的频率调节范围容易导致输出频率不能落在预定的范围，同时由于⽚上电感占⽤⾯积⼤，不易集成等不⾜限制了它的应⽤。

相反，CMOS 环形振荡器在集成度、频率调节范围⽅⾯优势显著。

⽽且今年来随着CMOS ⼯艺技术的发展，通过仔细地设计也可以使CMOS 环形振荡器获得可以和LC 振荡器相⽐拟的噪声性能。

压控振荡器在锁相环电路[2]中是不可缺少的重要部分，也是锁相环内部最易受噪声影响的模块。

为了提供更⾼的计算能⼒和更宽的通信带宽，许多⾼性能⽚上系统的⼯作频率已经达到⼏GHZ ⾄⼏⼗GHZ 。

⼤量的数字逻辑门单元在同⼀个时钟沿进⾏打开和关断，这使得电源和衬底上的噪声⾮常⼤，是VCO 相位噪声的主要来源之⼀。

为了获得好的相位噪声性能，⽬前的很多研究都集中在⾼电源噪声抑制的压控振荡器设计上。

2、振荡器的基本原理2.1 振荡器理论及结构振荡器是许多电⼦系统的主要部分，应⽤范围从微处理器中的时钟产⽣到蓝⽛芯⽚中的载波合成。

由于各⾃的应⽤不同，导致它们的结构和性能参数有很⼤的差别，进⽽使得利⽤CMOS ⼯艺设计稳定、⾼性能的振荡器[1]就变得更加具有挑战性。

收稿日期:2019-10-22*基金项目:国家自然科学基金面上项目(61372050)作者简介:韩志敏(1993—),男,山西大同人,硕士研究生,研究方向:模拟集成电路设计。

0 引言随着无线便携式设备的迅速发展,对高速度、高精度、低功耗模拟集成电路的要求也日益增高[1],复杂多样的设计指标和设计变量关系纷繁复杂,参数与变量越多,设计过程也越复杂,其设计难度与设计周期也随之而增加。

使用gm/I D 方法可以大幅提高设计效率,缩短设计周期,不仅适用于工作在强反型区的MOS管,同时满足MOS管处在弱反型区与中等反型区的统一设计方法。

传统方法使用过驱动电压V on 难以满足当前对低电压、低功耗要求,而gm/I D 查表法适用MOS管所有工作区,因此,对低电压、低功耗电路设计具有指导意义。

1 gm/I D 设计方法基本原理1.1 仿真提取手工参数基于EKV模型提出的gm/I D 设计方法同样具有上述特性;其次gm/I D 设计方法是建立在跨导电流比(gm/I D )与标准化电流I N (I N =I D /(W/L))关系基础之上的,gm/I D 参数与MOS管工作区的关系可以通过下式导出:()GSDS GS D GSDD D V I V I V I I I gm ∂⎪⎪⎭⎪⎪⎬⎫⎪⎪⎩⎪⎪⎨⎧⎥⎥⎥⎥⎦⎤⎢⎢⎢⎢⎣⎡⎪⎭⎫ ⎝⎛∂=∂∂=∂∂=L W In In 1 (1)可以得出,gm/I D 的最大值在弱反型区,同时,随着V gs 增加,gm/I D 的比值随着工作点向强反型区的移动而减小,因此,gm/I D 比值可以反映MOS管的工作状态;其次,在给定的设计工艺中,对于所有NMOS管与PMOS管,gm/I D 比值与V gs 的关系具有唯一性,而与器件的尺寸无关。

同理,gm/I D 比值与标准化电流的关系也具有唯一性,因此,当给定器件沟道长度L时,通过gm/I D -I D /(W/L)曲线通常可以确定晶体管的宽长比(W/L)。

基于BSIM3的低温MOSFET模型及参数提取邓旭光【摘要】器件模型作为工艺与设计之间的接口,对保证集成电路设计成功具有决定意义.本文介绍了BSIM3模型的原理,并完成了低温下(77K) BSIM3模型的参数提取.同时探讨了使用参数提取软件的具体工作步骤.【期刊名称】《激光与红外》【年(卷),期】2013(043)009【总页数】4页(P1051-1054)【关键词】MOSFET;BSIM3;参数提取【作者】邓旭光【作者单位】华北光电技术研究所,北京100015【正文语种】中文【中图分类】TN2141 引言低温(77K)MOSFET参数提取工作主要是配合红外读出电路的设计而展开的，红外探测器工作在低温(77K)环境下，与之相耦合的硅读出电路也要工作在相同的低温(77K)环境下。

晶元代工厂只提供常温下的MOSFET模型及参数，不可能完全吻合低温(77K)下器件的真实工作特性，所以我们开展了这项工作，以期在与代工厂的长期合作中，研制出适合自身要求的读出电路。

器件模型作为工艺与设计之间的接口，用于大规模集成电路的设计和仿真，本文以低温(77K)环境为前提，选定的晶元代工厂工艺设计测试结构，对测试结构进行IV、CV测试，最终使用软件将测试数据提取为模型参数。

2 BSIM3模型原理BSIM模型是由加利福尼亚大学伯克利分校开发研制的，它是第一款用于SPICE模拟的工业标准MOS模型。

MOSFET的BSIM模型中，BSIM1模型是一个为1 μm MOSFET技术而发展的模型，包含很多对短沟道效应的更好理解，对沟道长度大于或等于1 μm的器件的模拟结果非常准确。

尽管BSIM1模型为每个模型参数引进了几个适应参数来提高模型的尺寸覆盖性，但BSIM1模型还是不能完全让人满意。

BSIM2模型以BSIM1模型为基础在很多方面进行了改进，如模型的连续性、输出电导、亚阈值电流等。

但是，BSIM2模型仍然不能用一组参数来模拟大尺寸范围的器件。

MOSFET器件热载流子效应SPICE模型戴佼容;刘斯扬;张春伟;孙陈超;孙伟锋【摘要】为了预测MOSFET器件在热载流子效应影响下的退化情况,建立了一套描述MOSFET器件热载流子效应的可靠性SPICE模型.首先,改进了BSIM3v3模型中的衬底电流模型,将拟合的精确度提高到95％以上.然后,以Hu模型为主要理论依据,结合BSIM3v3模型中各参数的物理意义及其受热载流子效应影响的物理机理,建立了器件各电学参数在直流应力下的退化模型.最后,依据准静态方法将该模型应用于热载流子交流退化模型中.实验数据显示,直流和交流退化模型的仿真结果与实测结果的均方根误差分别为3.8％和4.5％.该模型能准确反映MOSFET器件应力下电学参数的退化情况,且为包含MOSFET器件的电路的性能退化研究提供了模拟依据.【期刊名称】《东南大学学报（自然科学版）》【年(卷),期】2015(045)001【总页数】5页(P12-16)【关键词】MOSFET;热载流子效应;退化【作者】戴佼容;刘斯扬;张春伟;孙陈超;孙伟锋【作者单位】东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096【正文语种】中文【中图分类】TN322随着VLSI超大规模集成电路向深亚微米方向发展,器件沟道长度、结深和栅氧厚度等结构参数不断减小,但同时电源电压并未能随之等比减小,从而导致沟道区的横向和纵向电场显著增强,器件热载流子效应更加明显[1-2],电学特性(如阈值电压Vth、导通电阻Ron及饱和器件电流Idsat等)的退化更加严重.热载流子效应严重影响了深亚微米尺寸器件的可靠性和寿命,已经成为当今集成电路进一步往小尺寸发展的瓶颈.目前,已有大量关于MOSFET器件热载流子效应退化机理的研究[3-4],但对于能够描述MOSFET器件热载流子可靠性的SPICE模型涉及较少.实际上,SPICE模型是工艺代工厂和电路设计者之间的桥梁;基于MOSFET器件的SPICE模型,可以通过仿真手段来预测器件电学参数的变化,从而提前估算器件及相关集成电路的寿命.本文建立了一套热载流子退化的交直流可靠性SPICE模型.该模型可以准确反应MOSFET器件在不同直流及交流应力下工作一段时间后的电学特性退化状况,精确度在95%以上.此外,该模型还可进一步用于模拟包含MOSFET器件的电路的工作性能,从而为电路设计者提供更多的参考和指导.热载流子效应导致的MOSFET器件退化机理为:沟道中由碰撞电离产生的热载流子打断了Si—H键,形成界面态.这些界面态一方面可以俘获电荷,对器件的阈值产生影响;另一方面会增加载流子散射概率,影响载流子的迁移率,从而导致器件导通电阻及饱和电流等参数退化[5-8].根据Hu模型理论,可以得出MOSFET器件由热载流子效应导致的界面态的产生量为[9]式中,C为界面态产生量的常数项系数;Ids为应力下器件的漏源电流;Isub为应力下器件的衬底电流;H为模型的修正参数;W为器件的宽度;ψit为电子产生界面陷阱所需的最小能量;ψi为电子产生碰撞电离所需的最小能量,一般为1～3 eV;t为应力时间;Nit为界面态产生量随时间变化的指数项系数.在Hu模型理论中,计算器件参数的退化量时以Isub作为监测量.因此,本文首先需要建立准确的衬底电流模型;然后,根据Hu模型理论,在BSIM3v3模型的基础上建立热载流子退化的交直流可靠性模型;最后,依据一系列交直流应力退化数据来验证模型的精确度.由式(1)可知,对于MOSFET器件,由热载流子效应引起的退化程度与衬底电流密切相关.建立一个准确的衬底电流模型对于可靠性SPICE建模至关重要.在BSIM3v3模型中,衬底电流Isub的模型公式如下:式中,∂0,∂1,β0均为与器件工艺、结构相关的常数;Leff为沟道的有效夹断长度;Vds 为漏源电压;Rds为等效漏源电阻;Idso为漏端电流;Va为与饱和漏电压有关的参数;Vdseff为饱和漏电压,与偏置电压相关,可以通过BSIM3v3模型提供的计算公式来确定.式(2)给出的模型在计算Isub时无法很好地拟合所有条件,这是因为参数Leff并不是一个常数,而是与栅漏电压Vgd相关的,同时Vds-Vdseff与Isub呈指数关系,其计算误差会对衬底电流的计算带来较大影响.基于该公式的计算结果与实测数据的拟合情况如图1(a)所示.可以看出,拟合误差较大.本文根据Leff,Isub与Vgd的关系,得到如下的电压拟合关系式:式中,Vgs为栅源电压;Vth0为器件的阈值电压;Idsat为器件的饱和电流;Ic0,Ic1,Ic2为与漏源、栅源电压相关的参数;Ic3为常数项修正系数;Ic4,Ic5分别为与漏源电压相关的一阶、二阶系数;Ic6,Ic7分别为与栅源电压相关的一阶、二阶系数;Ic8为与漏源电压、栅源电压乘积相关的修正系数;η为Vdseff的修正系数,取值范围为[0,1]. 通过改变式(3)～(6)中的可调节参数,可以拟合出退化后器件的Isub退化曲线;根据多组不同偏置条件下Isub的测试数据,即可求解出Ic0～Ic8.基于修正Isub公式的计算值与测试值的拟合情况见图1(b).由图可知,此计算值与测试值更为接近，二者的均方根误差为2.7%，拟合的精确度达到95%以上.3.1 直流应力建模器件退化是由界面态的产生引起的.因此,BSIM3v3模型中考虑热载流子效应的影响时,需根据式(1),对器件性能影响较大的参数进行修正.此处需要修正的参数包括:与沟长相关的体电荷参数a0、与栅压有关的体电荷参数ags、基本迁移率参数u0、与Vgs相关载流子迁移率一次系数ua、与阈值电压相关的参数vth以及载流子饱和速度vsat.依据Hu模型理论,修正参数表达式如下:式中,a0c1,agsc1,u0c1,uac1,vsatc1,vthc1分别为与a0,ags,u0,ua,vsat,vth这5个参数相关的可靠性系数;a0nit,agsnit,u0nit,uanit,vsatnit,vthnit分别为与上述5个参数相关的物理参数;a0mit,agsmit,u0mit,uamit,vsatmit,vthmit分别为与上述5个参数相关的界面态产生量随时间变化的指数项系数.当器件发生退化时,利用式(7)～(12)便可计算出MOSFET在不同应力时间下的退化量.3.2 交流应力建模MOSFET器件通常工作在交流应力下.因此,交流建模对于研究实际工作时器件及电路的退化情况意义重大.本文采用了准静态的建模思想[10-11],即将交流应力分为许多小的时间段,每个时间段内的应力可近似为静态的,然后将每个时间段内的退化量叠加在一起以计算出总的退化量.该算法可用简化的Hu模型表达式说明,即式中,c为直流应力下界面态产生量的常数项系数;n为直流应力下界面态产生量随时间变化的指数项系数Mit.如图2所示,Vg为栅端电压,Δt为时间的采样间隔,且t2-t1=t3-t2=t4-t3=Δt.在t1～t2时间内,MOS器件的退化量按曲线1计算;t2～t3时间内,MOS器件的退化量按曲线2计算,但由于器件本身已存在退化量D1,故此时器件的退化过程应为:沿曲线2,从D=D1处开始,经过时间Δt后,退化量变为D2.将曲线2平移到曲线4处,所得曲线即为器件在t2～t3时间内的退化趋势.依此类推,在每个采样间隔Δt内进行直流近似计算,得到退化量,依次叠加,便可计算出总时间内的退化量.利用0.35 μm SOI工艺,制备MOSFET器件.器件栅氧化层厚度Tox=25nm,W/Leff=20/0.35,测试温度T=25 ℃.使用半导体参数测试仪4200对样片进行数据采集,运用最小二乘法并借助提模软件MBP完成对模型参数的提取.衬底电流参数为:Ic1=-7.654×10-5,Ic2=-3.377×10-3,Ic3=1.117,Ic4=-2.258×10-2,Ic5=0.017,Ic6=-5.179×10-3,Ic7=-5.926×10-4,Ic8=-2.56×10-2.可靠性模型参数为:a0c1=0.297,a0mit=3,a0nit=0.16,agsc1=6×10-4,agsmit=0.976,agsnit=0.039,u0c1=0.022,u0mit=5.5,u0nit=0.067,uac1=7.1×10-10,uamit=3,uanit=0.317,vsatc1=529.9,vsatmit=6.963,vthc1=3.4,vthmit=0.0 18,vthnit=0.133.5.1 直流模型验证图3为提模软件MBP中直流应力下模型计算值与测试值的拟合结果.由图可见,在不同的直流应力下,2×104 s后,相比无可靠性模型的模型计算值,基于可靠性模型的模型计算值与测试值更为接近.基于本文方法所建立的直流模型的模型计算值与测试值之间的均方根误差为3.8%,可见该模型能准确反映MOSFET器件的热载流子退化特性.5.2 交流模型验证交流模型验证的应力条件为:Vds=6 V,Vs=Vb=0 V(Vs,Vb分别为器件的漏端电压和衬底电压),Vgs表示幅值为4 V、周期为1 μm、占空比为50%、上升沿与下降沿时间均为300 ns的脉冲.测试时为避免外接导线电感引起的节点电势波动,需要在探针和被测器件的漏极接触点与地之间加一个47 μf的电容[12].图4为交流应力下模型计算值与测试值比较.由图可知,加交流应力2×104 s后,基于可靠性模型的模型计算值与测试值的均方根误差为4.5%,明显小于无可靠性模型的模型计算值与测试值的误差,说明本文建立的模型是准确合理的.本文依据MOSFET器件热载流子效应的可靠性物理研究和实验探索,建立了MOSFET器件的衬底电流模型和热载流子效应的直流模型,并在准静态思想的指导下建立了热载流子效应的交流模型,用直流模型和交流模型来模拟MOSFET器件的退化,模拟结果与实测结果较为吻合.基于此模型,电路性能随MOSFET器件退化而产生的变化亦可通过仿真预测,这为电路设计者提供了一定的参考和指导.[1]Poli S, Reggiani S, Baccarani G, et al. Full understanding of hot-carrier-induced degradation in STI-based LDMOS transistors in the impact-ionization operating regime [C]//2011 IEEE International Symposium on Power Semiconductor Devices and ICs. San Diego, CA, USA, 2011: 152-155.[2]Randriamihaja Y M, Zaka A, Huard V, et al. Hot carrier degradation: from defect creation modeling to their impact on NMOS parameters[C]//2012 IEEE International Reliability Physics Symposium. Anaheim, CA, USA, 2012: XT. 15.1-XT. 15.4.[3]Dawes M, Alavi M, Kim D M. AC/DC characterization of NMOS and PMOS hot-carrier-induced degradation under AC/DC stress[J]. IEEE Transactions on Electron Devices, 1990, 37(11): 2416-2419.[4]Starkov I, Enichlmair H, Tyaginov S. Charge-pumping extractiontechniques for hot-carrier induced interface and oxide trap spatial distributions in MOSFETs[C]//IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits. Singapore, 2012: 1-6.[5]Rozen J, Ahyi A C, Zhu X G, et al. Scaling between channel mobility and interface state density in SiC MOSFETs[J]. IEEE Transactions on Electron Devices, 2011, 58(11): 3808-3811.[6]Starkov I, Enichlmair H, Tyaginov S, et al. Analysis of the threshold voltage turn-around effect in high-voltage n-MOSFETs due to hot-carrier stress[C]//2012 IEEE International Reliability Physics Symposium. Anaheim, CA, USA, 2012: XT. 7.1-XT. 7.6.[7]Teo Z Q, Ang D S, Ng C M. Separation of hole trapping and interface-state generation by ultrafast measurement on dynamic negative-bias temperature instability[J]. IEEE Electron Device Letters, 2010, 31(7): 656-658.[8]Ji Z G, Zhang J F, Zhang W D, et al. Interface states beyond band gap and their impact on charge carrier mobility in MOSFETs[J]. IEEE Transactions on Electron Devices, 2012, 59(3): 783-790.[9]Hu C M, Tam S C, Hsu F C, et al. Hot-electron-induced MOSFET degradation—model, monitor, and improvement[J]. IEEE Journal of Solid-State Circuits, 1985, 20(1): 295-305.[10]Snyder E S, Campbell D V, Swanson S E, et al. Novel self-stressing test structures for realistic high-frequency reliability characterization[C]//1993 IEEE International Reliability Physics Symposium. Atlanta, GA, USA, 1993: 57-65.[11]Riedlberger E, Keller R, Reisinger H, et al. Modeling the lifetime of alateral DMOS transistor in repetitive clamping mode[C]//2010 IEEE International Reliability Physics Symposium. Anaheim, CA, USA, 2010: 175-181.[12]Bellens R, Heremans P, Groeseneken G, et al. The influence of the measurement setup on enhanced AC hot carrier degradation of MOSFETs[J]. IEEE Transactions on Electron Devices, 1990, 37(1): 310-313.。