FPGA电路动态老化技术研究

ｒ ｌ ｂｉ ｔ ｖａｕ ｔｏ ｆｉｔ ｇ ａｅ ｉｃ ｔ ． ｅ ｗａ ＰＧＡ ｅｉ ｌ ｙ ｅ ｌ ａ ｉｎ ｏ ｅ ｒ ｔｄ ｃｒ ｕｉ Ｉ ｔ ｙ ｏｆ ｈｅＦ ａ ｉ ｎ ｓ ｆｈ ｔ Ｄｙｎ ｍ ｉ ｕ ．ｎ ｔ ｓ ａ ｅｒ ａ ｉｅｔ ｅ ａ ｃｂ ｍ ｉ ｅ ｔｃ ｎ ｂ ｅ ｌｚ ． ｈ ｒ ｌ ｂｉ ｔ ｌｂ ｐ ｏ ｅ ．ｎｔ ｅｐ ｐ ｒｗｅ ｓｕ ｙｔ ｅｃ ｎ ｇ ｒｔｏ ｏ ｃｂｏｃ ｎ ｃｉｎｂ ｏ ｋ ｄ ｓｕｓ ｅ ｅｉ ｌ ｙ ｗｉ ｅｉ ｒ ｖ ｄ Ｉ ａ ｅ ， ｔｄ ｏ ｆ ｕ ａｉ ｎｌｇｉ ｌ ｋａ ｄ ｆ ｔ ｌ ｃ ， ｉｃ ｓ ｈ ａ ｉ ｌ ｍ ｈ ｈ ｉ ｕｎ ｏ ｔ
ｒ ｌ ｂｉｔ ｆｔｅＦ ｅｉ ｌ ｙ ｏ ｈ ＰＧＡ ｓｍ ｏ ｅｉ ｐ ｒａ ｔｏｔ ｅｃ ｓｏ ｅ ． ｎ ｍ ｉ ｕ —ｎｔｓ ｅｍｏ ｔｍ ｐ ｒａ ｔ ｅ ｔｎｔ ｅ ａ ｉ ｉ ｒ ｍ ｏ ｔｎ ｕ ｔ ｍ ｒ Ｄｙ ａ ｃｂ ｍ ｉ ｔｓｔ ｓ ｏ ｔｎ ｓ ｔ ｈ ｅ ｉ ｈ ｉ ｔ ｉ ｈ
了静 态老化 试验 方法 。这种 静态 老化试 验方 法存在 着一 定的 缺陷 ，电路 在老 化过程 中并 没有受 到真正
的应 力 ，因此并 不 能真 正 剔除 掉早 期 失效 的产 品 ，
其可 靠性得 不到保证 。对 Ｆ ＧＡ 电路动态 老化 的研 Ｐ 究 ，提高 老化试 验 条件的 严酷度 ，即可保证 电路 的 高可 靠性 要 求 。
活 、可 在 线 编 程 等 优 点 得 到 了广 泛 的 应 用 。随 着
最为 重要 的环 节 之一 。 考虑 到 Ｆ ＧＡ 电路的 工作模式 比较复 杂 ，外部 Ｐ 需要存储器或者 Ｆ ＡＳ Ｌ Ｈ对其进 行配置 ，Ｆ Ｇ Ｐ Ａ才能 动态 工作 ，因此 国内一般 的 Ｆ Ｇ 老化技 术都采用 Ｐ Ａ
ｂ ｒ ．ｎ ｔｓ ｒ ｕ ｎ ｉ ｅ ｔ ｔ ｄｓ ｃ ｅ ｓ ｌ ｎ ｅ ｎｅ ｇ ｎ ｅ ｉ ｇ ａ ｄ ｎ ｗ ｔ ｏ Ｓｉ ｌｍ ｎ ｅ ｕ ｃ ｓ ｆ ｌ ａ ｄｕｓ ｄｉ ｎ ｉ ｅ ｒｎ ． ｈ ｍ ｕ ｙ
中图分类 号 ：Ｔ ０ Ｎ４ ６
文献标识码 ：Ａ
文章编 号 ：１８ －０ ０（ ０ ０） ７０ ２ ．４ ６ Ｉ１ ７ ２ １ ０ ．０ ４０
Ｒｅ ｅ ｒ ｈ ｏ ｎａ ｃＢｕｒ —ｎＴｅ ｔｆ ｒＦＰＧＡ Ｃ ｓ ａ ｃ ｆＤｙ ｍｉ ｎ ｉ ｓ ｏ Ｉ
ＹＵ ｅ ・ ｕ ． Ｚｈ ｎ ｈ ａ ＺＨＵ ｅ—ｉｎ Ｗ ｉ ａｇ ｌ
Ｆ Ｇ 电路 加 载 配 置过 程 的原 理 和 流 程 ，通 过 对 动 态 老 化 和 静 态 老 化 的对 比 试 验 和 结 果 分析 ，研 究 Ｐ Ａ
出Ｆ Ｇ 电路 动态 老化试验 方法 ，并在工程 实践 中得 到 了成功实现 和应 用。 Ｐ Ａ 关 键词 ：可靠性 ；动态老化 ；Ｆ Ｇ Ｐ Ａ；配置
（ ｈ ａＥｅｔ ｎｃＴｃ ｎ ｌ ｙＧ ｏｐＣ ｒｏａｉ ．８ ｅｅ ｒｈ ｎｔｕｅ Ｗ ｘ １０ ５Ｃ ｉａ Ｃ ｉ ｌ ｒ ｉ ｅｈ ｏ ｇ ｒｕ ｏｐ ｒｔ ｎ ５ ｓａｃ ｓｉ ｔ， ｕ ｉ ４ ３ ，ｈｎ ） ｎ ｃｏ ｏ ｏ Ｎｏ Ｒ Ｉ ｔ ２
Ａｂｓｒ ｃ ： ｗ ＧＡ ｔｇ ａｅ ｉｃ ｉｈ ｓｂ ｅ ｓ ｄｗ ｉｅｙｆ ｒ ｈ ｒａｏ ｍ ｉｉ ｒ ｎ ｅｏ ｐａ ｅ ｔｅ ｅｏ ｅｔｅ ｔａ ｔ Ｎｏ ＦＰ ｉ ｅ ｒ ｔｄｃｒｕ ｔ ａ ｅ ｎｕ ｅ ｄ ｌ ｅａ ｅ ｆ ｌ ａｙａ ｄａ ｒ ｓ ｃ ，ｈ ｒｆ ｒ ｎ ｏｔ ｔ ｈ
摘
要 ：近 年来 ，随着 Ｆ ＧＡ 电路在 军工和航 天领域 的广泛应 用，用户对 Ｆ ＧＡ 电路 的可 靠性要 求 Ｐ Ｐ
也越 来越 高。在集成 电路 的可靠性评 估试验 中，动态老化试验是 最重要 的试验 之一 ，Ｆ Ｇ 动态老 Ｐ Ａ
化技术 的实现可 以提 高 Ｆ ＧＡ 电路 的可靠性 。文章通过研 究 Ｆ Ｇ 电路 内部结构和功 能模块 ，讨论 Ｐ ＰＡ
ｐ ｉ ｃｐ ｅａ ｄｔ ｅｆｏ ｆｒｔｅｃ ｎ ｇ ｒ ｔ ｎｏ ＦＰ ｒｎ ｉｌ ｎ ｗ ｏ ｏ ｆ ｕ ａｉ ｆ ＧＡ ｔｇ ａｅ ｉｃ ｉ ｔ ｅ ｅ ｉｎ ａｎ ｗ ｔ ｏ ｆ ｙ ａ ｃ ｈ ｌ ｈ ｉ ｏ ｉ ｅ ｒｔｄｃｒ ｕｔ， ｎｗｅｄ ｓｇ ｅ ｍｅｈ ｄｏ ｄ ｎ ｈ ｎ ｍｉ
第１ ０卷 ， ７期 第
Ｖ ｏ１１ ０
．
电
子
与
封
装
，
Ｎ Ｏ． ７
Ｅ ＣＴ ＬＥ ＲＯＮＩ ＣＳ ＆ Ｐ ＡＣＫＡＧＩ ＮＧ
总 第８ ７期 ２１ ０ ０年 ７月
⑧ ④ ＠ ⑧ ⑧ ⑤ ⑧ ⑧ ④
Ｆ ＧＡ 电路 动态老 化技术研 究 Ｐ
郁 振 华 ，朱 卫 良
（ 中国电子科技集 团公司第五十八研究所 ，江苏 无锡 ２ ４ ３ ） １０ ５
Ｋｅ ｒ ｓ ｒｌ ｂｌ ； ｙ ａ ｃ ｕ — ； Ｐ ｙｗｏ ｄ ： ｅ ａ ｉｔ ｄ ｎ ｍｉ ｍ ｉ Ｆ ＧＡ；ｏ ｆ ｕ ａｉｎ ｉ ｉ ｙ ｂ ｎ ｃ ｎ ｇ ｒｔ ｉ ｏ
是 对 电路进 行筛选 ，其 中老 化试验 就是 筛选过 程 中
１ 引言
Ｆ ＧＡ是现场可编程 门阵列 （ ｉ ｄＰｏ ｒｍｍｉｇ Ｐ Ｆｅ ｒｇａ ｎ ｌ Ｇａｅ ｒａ ）的缩 写，用 户可以 编写程序对 Ｆ Ｇ 内 ｔ ｒｙ Ａ ＰＡ 部 的逻辑模块 和 Ｉ ／ Ｏ模块 重新配置 ，以实现芯片的逻 辑功能 。近年 来 ，Ｆ Ｇ Ｐ Ａ芯片以其大规模 、高集 成度、 高可靠性 、投 资少 、保 密性好 、开 发方便 、使 用灵