第四章组合逻辑电路

每位的进位只由加数和被加数决定，
⑶ 超前进位产生器74LS182
3、减法运算
• ⑴ A-B≥0
A=0101, B=0001。
• A－B＜0
A＝0001，B＝0101。
4、集成算术/逻辑单元74181
算术/逻辑单元(ALU)，多包含在微处理器的CPU中，既可进 行算术运算，又可进行逻辑运算。 74LS181是双极型ALU，既可进行高电平有效运算，又可进 行低电平有效运算。
⑵ 数据比较器的位数扩展
4.4.5 算术运算电路
1、半加器和全加器 ⑴ 半加器 ⑵ 全加器 2、多位数加法 ⑴ 串行进位加法器 ⑵ 集成4位超前进位加法器74HC283 ⑶ 超前进位产生器74LS182 3、减法运算 4、集成算术/逻辑单元74181
1、半加器和全加器
⑴ 半加器 半加器：完成1位二ቤተ መጻሕፍቲ ባይዱ制数相加的、无低位进位的组合逻辑电路。
例4.1.2 分析逻辑电路的功能
1、各输出端的表达式、化简、变换。 2、真值表。 3、逻辑功能：求反码。 思考：求补码。
4.2 组合逻辑电路的设计
组合逻辑电路的设计的目的，是从问题到电路。 要求：1、电路简单，器件的种类、片数最少。 2、经济。 3、安全、可靠、绿色、环保、节能。 步骤： 1、明确逻辑功能。确定输入、输出变量数及表示符号。 2、真值表。 3、表达式。 4、化简、变换，画出逻辑图。
4.1 组合逻辑电路的分析
一、分析组合逻辑电路的目的： 确定逻辑电路的功能。 二、步骤： 1、逻辑函数表达式。（各级）。 2、各表达式，化简、变换，得到最简单的表达式。 3、真值表。 4、分析逻辑电路，确定逻辑功能。 例4.1.1分析逻辑电路的功能。 1、表达式：
2、真值表：表4.1.1。 3、确定逻辑功能：奇校验电路。 思考：如何完成偶校验？
2、集成数据比较器
⑴ 集成数据比较器74HC85的功能
⑵ 数据比较器的位数扩展
1、数据比较器的定义与功能
⑴ 1位数据比较器
A，B的比较大小的结果是：A>B， A<B， A=B。
⑵ 2位数据比较器
2、集成数据比较器
⑴ 集成数据比较器74HC85的功能
74HC682：8位比较器。 74HC85：4位比较器。
• ⑵ 普通编码器
1、4线－2线编码器的真值表
3、电路图
2、逻辑函数表达式
说明：4输入的组合是16组。其余12组不应出现。
• ⑶ 优先编码器
2. 集成电路编码器
• ⑴ 8线－3线优先编码器
输入端使能：EI＝1； 输出端使能：EO＝1（ EI＝1且Ii=0。） 优先编码标志：GS=1（ EI＝1且Ii只有一个为1）
• 逻辑图
2、集成电路数据选择器
⑴ 74HC151的功能
三态输出
• 74X151 8选1数据选择器
• 逻辑图
⑵ 数据选择器的应用 ① 数据选择器的扩展
② 逻辑函数产生器
③ 并行数据向串行数据的转换
4.4.4 数据比较器
1、数据比较器的定义与功能 ⑴ ⑵ 1位数据比较器 2位数据比较器
1、发现并消去互补相乘项
• 消去互补相乘项
• 2、增加乘积项以避免互补项相加
• 3、输出端并联电容器
4.4 若干典型的组合逻辑集成电路
4.4.1 编码器
4.4.2 译码器/数据分配器
4.4.3 数据选择器
4.4.4 数据比较器
4.4.5 算术运算电路
4.4.1 编码器
1. 编码器的定义与工作原理 ⑴ 基本定义 ⑵ 普通编码器 ⑶ 优先编码器 2. 集成电路编码器 ⑴ 8线－3线优先编码器
4 组合逻辑电路
4.1 组合逻辑电路的分析
4.2 4.3 4.4 4.5 组合逻辑电路的设计 组合逻辑电路中的竞争冒险 若干典型的组合逻辑集成电路 组合可编程逻辑器件
4.0 引言
一、数字系统中的部件分类： 1、 组合逻辑电路 2、 时序逻辑电路 二、组合逻辑电路的表示方式 Li=f(A1,A2,… … An) 三、组合逻辑电路的结构特点 1、输入、输出之间没有反馈延迟通路。 2、电路中不含具有记忆功能的元件。
⑴ 二进制译码器
3线－8线：74HC138,74LS138；双2线－4线：74HC139, 74LS139
• 74HC138
⑵ 二－十进制译码器 （74HC42）
74HC42的波形图
3、数据分配器
真值表
4.4.3 数据选择器
1、数据选择器的定义与功能
数据选择器：实现经选择，把多路数据中的一路送到公共数据线上 的逻辑功能的电路。
⑵ 16线－4线优先编码器
• ⑴ 编码器的定义
1. 编码器的定义与工作原理
1、编码：用二进制代码表示信息的过程。 2、编码器：把输入的高、低电平信号编成一个对应的二进制 代码的功能电路。 3、输入、输出的关系：m个输入，n个输出，则m≤2n。
4、分类：普通编码器，优先编码器。
5、码转换电路：二种代码之间的转换。如编码器、译码器。
• ⑵ 16线－4线优先编码器
4.4.2 译码器/数据分配器
1、译码器的定义与功能
译码器：将特定意义的二进制码转换为对应的输出 信号，具有译码功能 的逻辑电路。 ⑴ 唯一地址译码器：将代码转换成与之一一对应 的有效信号。 ⑵ 代码变换器：二种代码之间的转换。
• 2线－4线译码器
2、集成电路译码器
例4.2.1 特快、直快、普快进站指示灯
特快、直快、普快：输入、输出变量I0、I1、I2；l0、L1、L2。
1、逻辑功能。 2、真值表。
5、逻辑图
3 逻 辑 表 达 式
4、 化 简、 变 换
例4.2.2 格雷码－＞二进制码
• 明确逻辑功能，写出真值表。
• 逻辑表达式
• 利用卡诺图化简、变换。
• 逻辑图
4.3 组合逻辑电路中的竞争冒险
延迟时间对电路的影响。
4.3.1 产生竞争冒险的原因
4.3.2 消去竞争冒险的方法
4.3.1 产生竞争冒险的原因
• 非运算的延迟时间的影响，产生的竞争冒险
4.3.2 消去竞争冒险的方法
1、发现并消去互补相乘项 2、增加乘积项以避免互补项相加 3、输出端并联电容器
⑵ 全加器
全加器：能完成加数、被加数和低位进位信号的相加，并能 根据结果给出进位信号。
2、多位数加法
⑴ 串行进位加法器 多位数加法，并行相加、串行进位。 低位进位输出信号接到高位进位输入端。 串行进位：任一位的加法运算，要在低位产生进位信号后 进行。运算速度慢。
⑵ 集成4位超前进位加法器74HC283