65nm工艺下百万门级芯片的物理设计

电路性能和可靠性 的决定因 ”当工艺节点发展到 努力。 。 多新的挑战， 特别是互连线延迟所占比重不断增加 ， 电压降、互连线 串扰等更加严重 以及芯片 良率不断
２ 芯 片结构和物理设计流程介绍
该芯片规模约 ２ ０ 门。存储单元 （ ｅ ｏ ） ０万 Ｍ ｍｒ ｙ
降低等问题 ， 给后端设计人员带来 了极大的困扰 。 因
选 择 功 耗 小 而 驱 动 能 力 稍 Ｈ） Ｂ Ｆ ４ （ ｘ Ｂ １Ｔ 作为时钟树缓冲器。同时 ）／ 为了保护时钟信号 ， 避免 ｓ ｎｌｏｔ ｇ Ｓ ｐ ｓ ｏｔ ｉ ａｒ ｉ 后 Ｉ ｕｈ ｕ ｇ ｕｎ 造成 ｃ ｃ ｅ ｌ ｋ ｋｗ发生较大变化 ，我们在时钟树综合 ｏ ｓ
信号完整性 、 可制造性设计等方面的解决方案， 出了设计方法学上的改进， 高了后端物理设计效率 提 提
和芯片的良率 。 ’
关键 词 ：布局规 划； 电源 网络规 划 ； 时钟树 设 计 ； 理设 计 ； 号完整 性 物 信
Ｐｈｙ ｉａ ｅ ｉ ｎ ｏ ｉｌｏ ｓｃ ｌｄ ｓｇ ｆａ ｍ ｌｉ ｎ－ｇ ｔ ｈ ｐ ｗｉｈ ６ ｎｍ ｏ ｅ ｓｔ ｃ ｎｏ ｏ ｙ ａ ｅｃ ｉ ｔ ５ ｐｒ ｃ ｓ ｅ ｈ ｌ ｇ
巾 国 集 成 电 路
Ｃ ｈｉ ｎａ ｎｔ Ｉ ｅｇｒ ｅｄ Ｃ ｉｃｕｉ ａｔ ｒ ｔ
设 计
６ ｎ ５ ｍ工艺下百万门级芯片的物理设计
张 杰 ， 大 成 孙
（ 中国电子科技 集 团公 司第三十八研 究所 ）
摘要 ：随着集成电路工艺的发展 ， 集成电路后端物理设计变得越来越复杂， 遇到了很 多新 的挑战。 本文 介绍 了一款 ６ｎ ５ｍ工艺百万 门级芯片的物理设计过程， 论述 了在布局规划、 电源网络规划、 时钟树设计 、
前先将时钟信号线之间的间距设置为正常间距 的 ２
倍宽 ， 高频 时钟线 采用加 屏蔽 （ｈ ｌ ｎ ） 对 ｓｉｄ ｇ 的办 ｅｉ 法， 即在 时钟线左右两边 ， 加上 Ｖ Ｓ Ｓ 来屏蔽其他信
图 ２ 芯 片 的 布局 规 划
ｃ ｍｐ ｅ ｎ ｎ ｏ ｔｒ ｎ ｈ ｌｅ ｇ ｓ ｈ ｔ ｅ ｅ ｒｓ ｅｏ ｅ Ｔ ｉ ｐ ｐ ｒｐ ｅ ｅ ｔ ａ ｐ ｙ ｉａ ｅ ｉｎ ｉ ｌｍｅ ｔｔ ｎ ｏ ｌｘ ａ ｄ ｅ ｃ ｕ ｅ ｓｍａ ｙ ｃ ａ ｌｎ ｅ ａ ｖ ｒ ｉｅｂ ｆ ｒ ． ｈ ｓ ａ ｅ ｒ ｓ ｎ ｓ ｈ ｓｃ ｌ ｓｇ ｔ ｎ ａ ｄ ｍｐｅ ｎ ａｉ ｏ ｆ ｒａ ｍｉ ｉｎ ｇ ｔ ｈ ｐ ｕ ｉ ｇ ６ ｎ ｔｃ ｎ ｌｇ ｏ ｅ Ｄｅ ａｌｄ ｄ ｓ ｕ ｓ ｎ ｉ ｃ ｕ ｅ ｈ ｔ ｏ ｓ ｆｒｒ ｓ ｌｉ ｇ ｎ ｗ ｏ ｌ ｏ － ａｅ ｃ ｉ ｓｎ ５ ｍ ｅ ｈ ｏ ｏ ｎ ｄ ． ｌ ｙ ｔｉ ｉｃ ｓ ｉ ｎ ｌ ｄ ｓｔ ｅ ｍｅｈ ｄ ｅ ｏ ｖｎ ｅ ｅ ｏ ｏ ｉｓ ｅ ｆ ｏ ｒ ｌ ｎ ｏ ｅ ｌ ｎ ｌｃ ｒ ｅ ｄ ｓ ，ｓ ａ ｎ ｅ ｉ ｎ ｅ ｉ ｒ ｍａ ｕ ａ ｔ ｒ ｇ ｓ ｕ ｓ ｏ ｏ ｐ ａ ，ｐ ｗ ｒｐ ａ ，ｃｏ ｋ ｔｅ ｅ ｉ ｌ ｆ ｎ ｇ ｉ ｌ ｉ ｔｇ ｔ ａ ｄ ｄ ｓｇ ｆ ｎ ｆｃ ｕ ｉ ．Ｗ ｉ ｈ ｓ ｅ ｉ ｎ ｇ ｒ ｙ ｎ ｏ ｎ ｔ ｔｅ ｅｄ ｓ ｈ ｎ ｇ ｍｅｈ ｄ ，ｈ ｈ ｓｃ ｌ ｅ ｉ ｆ ｃｅ ｃ ｄｃ ｉ ｉｌ ａ ｅｇ ｅ ｔ ｒ ｖ ｄ ｔ ｏ ｓ ｔ ｅｐ ｙ ｉ ａ ｓｇ ｅｆ ｉ ｎ ｙ ａ ｈ ｐ ｙｅ ｄ ｃ ｎ ｂ ａｌ ｉ ｏ ｅ ． ｄ ｎ ｉ ｎ ｒ ｙ ｍｐ Ｋｅ ｗｏ ｄ ： ｏ ｒ ｌ ｎ ｐ ｗｅ ｌ ｎ ｃ ｏ ｋ ｔ ｅｄ ｓｇ ； ｈ ｓｃ ｌ ｅ ｉ ； ｉ ａ ｔ ｇ ｉ ｙ ｒ ｓ ｆ ｏ ｐ ａ ； ｏ ｒ ａ ； ｌｃ ｅ ｅ ｉｎ ｐ ｙ ｉａ ｓｇ ｓｇ ｌ ｉ ｅ ｒｔ ｌ ｐ ｒ ｄ ｎ ｎ ｎ ｙ
ｈ什ｎ ． ＾＾ ＾ ，，ｉ’ ａｎ ，＾ｍ ， ＾＾ ＾ ’， ｍ ’
中插入 的 ｂｆ ｒ ｕ ｅ 等缓冲单元就少 ，因此芯片的面积 ｆ
和功 耗就 相应 的小 。考 虑 到 ６ｎ ５ ｍ工艺 下 ，Ｍ 问题 Ｅ
比较严重 ， 而时钟树上 的单元翻转率最大 ， 因此时钟 树上的单元也最容易 出现 Ｅ 问题 。可 以通过减少 Ｍ 标准单元上的功耗需求来减小 Ｅ Ｍ效应 ，所 以我们
１ 引 言
到目 前为止 ， 半导体工艺一直遵循着摩尔定律 ， 而芯片设计也早 已进人 了超深亚微米 阶段， 集成 电
路 互 连结 构 日趋 复杂 ， 电流 密度 不 断增 大 ， 致互 连 导
此新的工艺节点上的集成电路设计 ，在设计方法上 也要有一些新的改进 ，以提高设计的效率和芯片成
功率 。 本 文 论述 了一 款 ６ｎ ５ ｍ工 艺下 的 ２０万 门 的数 ０
字处理芯片物理设计上的难点及解决方案 ，旨在为 积累设计经验以及为同类芯片设计提供参考作一些
线上的寄生效应变得越来越严重 ，互连线成为决定
６ｎ ５ ｍ及 以上 时 ， 集成 电路 的后 端 物理 实现 遇 到 了很
Ａｂ ｔ ａ ｔＷ ｉｈｔ ｅｄ ｖ ｌｐｍｅ ｔｏ ｎ ｅ ｒ ｔｄ ｃ ｒ ｕ ｔ ｏ ｅ ｓｔ ｃ ｏｏ ｙｔ Ｃ ｐ ｙ ｉａ ｅ ｉｎ ｂ ｃ ｍｅ ｒ ｍｅ ｏ ｌ ｓ ｒ ｃ ： ｔ ｈ ｅ ｅ ｏ ｎ ｆｉ ｔｇ ａ ｅ ｉｃ ｉ ｐｒ ｃ ｓ ｅ ｈｎ ｌ ｇ ， Ｉ ｈ ｓｃ ｌｄ ｓｇ ｅ ｏ ｓｔｅ ｎｄ ｕｓｙ ｈｅ