数字电子电路与逻辑 刘可文主编 第五章 组合逻辑电路 答案

第五章组合逻辑电路1．写出如图所示电路的输出信号逻辑表达式，并说明其功能。

（a）（b）解：（a）Y1ABC（判奇功能：1的个数为奇数时输出为1）Y2AB(AB)CABACBC（多数通过功能：输出与输入多数一致）（b）Y1(AB)A(AB)BABAB（同或功能：相同为1，否则为0）2．分析如图所示电路的逻辑功能（a）（b）（c）解：（a）Y1ABAB（判奇电路：1的个数为奇数时输出为1）0011（b）Y2(((AA)A)A)（判奇电路：1的个数为奇数时输出为1）0123YAM00（c）Y1 A M1（M=0时，源码输出；M=1时，反码输出）YAM233．用与非门设计实现下列功能的组合逻辑电路。

（1）实现4变量一致电路。

（2）四变量的多数表决电路解：（1）1）定变量列真值表：ABCDYABCDY0000110000000101001000100101000011010110010*******010*******011001110001110111112）列函数表达式：YABCDABC D ABCDABCD3）用与非门组电路（2）输入变量A、B、C、D，有3个或3个以上为1时输出为1，输人为其他状态时输出为0。

1）列真值表2）些表达式3）用与非门组电路4．有一水箱由大、小两台水泵ML和Ms供水，如图所示。

水箱中设置了3个水位检测元件A、B、C，如图（a）所示。

水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和Ms同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

解：（1）根据要求列真值表（b）（b）（a）（2）真值表中×对应的输入项为约束项，利用卡诺图化简（c）（d）（c）（d）（e）得：MABCsMBL（ML、M S的1状态表示工作，0状态表示停止）（3）画逻辑图（e）5．某医院有—、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。

自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？解答：从功能上看，时序电路任何时刻的稳态输出不仅和该时刻的输入相关，而且还决定于该时刻电路的状态，从电路结构上讲，时序电路一定含有记忆和表示电路状态的存储器。

而组合电路任何时刻的稳态输出只决定于该时刻各个输入信号的取值，由常用门电路组成则是其电路结构的特点。

在同步时序电路中，各个触发器的时钟信号是相同的，都是输入CP 脉冲，异步时序电路则不同，其中有的触发器的时钟信号是输入cp 脉冲，有的则是其他触发器的输出，前者触发器的状态更新时同步的，后者触发器状态更新有先有后，是异步的。

5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。

图T5.2解:（1）写方程式 驱动方程 nQ K J 200==n Q K J 011==n n Q Q J 012=， n Q K 22=输出方程：nQ Y 2= （2） 求状态方程nn n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 02020202000010+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01011010111111+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01222201222212=+=+=+（3）画状态图和时序图 状态图如下图所示：101时序图如下图所示：CP Q 0Q 1Q 25.3 试用边沿JK 触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。

解：（1）状态图如下图：（2）求状态方程、输出方程CQ Q Q n n n /101112+++的卡诺图如下图所示：输出方程为nn Q Q C 12=状态方程：n n n n n Q Q Q Q Q 120112+=+ n n n n n n Q Q Q Q Q Q 0120111+=+ n n n n n Q Q Q Q Q 120110+=+驱动方程：n n n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 0122120121220112)(++=++=+n n n n n n Q Q Q Q Q Q 1021011+=+n n n n n Q Q Q Q Q 0012101)(++=+与JK 触发器的特性方程 比较，可以得到驱动方程 n n Q Q J 012= 、 n Q K 12=n Q J 01= 、n n Q Q K 021=n n n n Q Q Q Q J 12120=+= 10=K（4） 无效状态转换情况 111/1000 能自启动（5） 逻辑图如下图所示：5.4 画出用时钟脉冲上升沿触发的边沿D 触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。

习 题5题5-1 逻辑电路如图5-1所示，列出对应逻辑电路的真值表。

解：图5-1所示的逻辑电路，S 的逻辑表达式为：B A B A B AB A AB S +==，C 的逻辑表达式为：AB C =。

电路所对应的真值表如表5-1所示。

题5-2 分析图5-2所示逻辑电路的逻辑功能，并且列出真值表。

解：图5-2所示的逻辑电路，输出变量Y 0、Y 1的逻辑表达式为：CD ABD CD ABD Y 0+=⋅=，D C B D B C D C A D C B D B C D C A Y 1⋅++⋅=⋅⋅⋅⋅=。

电路所对应的真值表如表5-2所示。

电路的功能分析，从函数表达式以及逻辑真值表，输出变量和输入变量之间没有明显的有规律的逻辑关系，由此可以看出，可以认为电路逻辑功能为两个逻辑函数的产生电路。

实现CD ABD Y 0+=，D B D BC D Y 1⋅++⋅=逻辑函数的运算。

题5-3 写出如图5-3所示逻辑电路输出函数表达式，并且列出真值表。

解：图5-3所示的逻辑电路，输出变量F 的逻辑表达式为C B A AC BC AB C B A AC BC AB F ⋅⋅+++=⋅⋅⋅⋅⋅=.电路所对应的真值表如表5-3所示。

题5-4 利用与非门实现下列函数所描述逻辑功能的逻辑电路。

(1) )D C )(C A (F ++= ， (2) C A AB F +=，图5.1图5-3(3) )CD B (A F += ， (4) B A D B AC F ++=， (5) )B A )(D B )(C A (F +++= ， (6) C B CD C A F ++=， 解：利用反演定律，将各个逻辑函数转换成“与非”表达式为 (1) AD D C )D C )(C A (F 1⋅=+=++= ， (2) C A AB C A AB F 2⋅=+=，(3) CD B A D B C B A )CD B (A F 3⋅⋅=++=+=， (4) B A D B AC B A D B AC F 4⋅⋅=++=，(5) B A D B C A B A D B C A )B A )(D B )(C (F 5⋅⋅⋅=⋅++=+++= ,(6) C B CD C A C B CD C A F 5⋅⋅=++=。

习题五1. 简述时序逻辑电路与组合逻辑电路的主要区别。

解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。

组合电路具有如下特征：①由逻辑门电路组成，不包含任何记忆元件；②信号是单向传输的，不存在任何反馈回路。

时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。

时序逻辑电路具有如下特征：○1电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；○2电路中包含反馈回路，通过反馈使电路功能与“时序”相关；○3电路的输出由电路当时的输入和状态(过去的输入)共同决定。

2. 作出与表1所示状态表对应的状态图。

表1 状态表现态y2 y1次态y2 ( n+1)y1(n+1) /输出Zx2x1=00 x2x1=01 x2x1=11 x2x1=10ABCD B/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/0解答根据表1所示状态表可作出对应的状态图如图1所示。

图13. 已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。

图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。

假定电路初始状态为“00”，说明该电路逻辑功能 。

图 3 解答○1 根据电路图可写出输出函数和激励函数表达式为xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。

表2图4现态 y 2 y 1 次态 y 2( n+1)y 1(n+1)/输出Zx=0 x=1 00 01 10 1100/0 00/0 00/0 00/001/1 11/0 11/0 11/1○3 由状态图可知，该电路为“111…”序列检测器。

第5章锁存器与触发器5—1 图5.1（a）是由与非门构成的基本R-S触发器，试画出在图（b）中所示输入信号的作用下的输出波形。

dRdSQQ图 5.1（a）图 5.1（b）最后一个时刻R、S端同时由0变成1，其状态不确定，假设R先来高电平则Q为高5—2 分析图5.2所示电路，列出特性表，写出特性方程，说明其逻辑功能。

CP D Q n Q n+10 ×0 0 保持0 × 1 11 0 ×0 置数1 1 × 1特性方程为Q n+1=D 为同步（CP高电平）D触发器5—3 由CMOS门构成的电路如图5.3（a）所示，请回答：（1）0=C时该电路属于组合电路还是时序电路？1=C时呢？（2）分别写出输出Q的表达式；（3）已知输入A，B，C的波形如图5.3（b），请画出对应的输出Q的波形。

图5.2Q图5.3（a）ABCQ图5.3（b）答： 1） 0=C 时该电路属于组合电路（输出反馈截止）1时为时序电路。

2）C=0时 B A Q +=C=1时 n n n Q B Q B Q⋅=+=+15—4 已知CP 和D 的波形如图4.4所示，试对应画出习题5—2中电路的输出1Q 以及D 触发器（上升沿触发）的输出2Q 的波形。

（1Q 2Q 的初始状态为“0”5—5 今有两个TTL J-K 触发器，一个是主从触发方式，另一个是下降沿触发，已知两者的输入波形均如图5.5所示，试分别画出两个触发器的输出波形。

初始状态均为“0”。

对于主从JK 触发器，由于在CP 为1的全部时间内主触发器都可以接收输入信号，所以在CP 为1的期间输入信号发生变化后，CP 下降沿到达时从触发器的状态不一定按此刻输入信号的状态来确定，而必须考虑整个CP 为1期间内输入信号的变化过程才能确定触发器DQ QCPJQ Q 主从边沿A B C Q 图5.3（b）D Q Q的状态。

主从JK 触发器在Q 为0时主触发器只能接收置1输入信号，Q 为1时只能接收置0信号。

习题44-1 电路如图题4.1所示，写出输出L 的表达式。

设电路中各元件参数满足使三极管处于饱和及截止的条件。

BL D D (a)CC(c)1233(d)图题4.14-1 解：（a ）此电路由两级逻辑门构成，第一级是与门，输出为AB ；第二级是或门，输出为： L 1=AB +C（b ）此电路是只有一个输入端的逻辑电路。

当输入端A 为低电平时，T 1发射结导通，V B1<2.1V ，D 、T 2截止，L 2输出高电平；当输入端A 为高电平时，T 1发射结不通，+V CC 足以使D 、T 2导通，L 2输出低电平。

由以上分析可见：A L =2（c ）此电路有两个输入端，可以分几种情况讨论其工作过程：当输入A 、B 均为低电平时，T 1、T 2都截止，L 3以下部分的支路不通，输出高电平；当输入A 、B 一高一低时，T 1、T 2中有一个截止，L 3以下部分的支路仍不通，输出高电平；当输入A 、B 均为高电平时，T 1、T 2都饱和导通，L 3以下部分的支路导通，输出低电平。

根据以上分析可以列出真值表如表解2.1。

由真值表可得表达式：AB B A B A B A L =++=3（d ）此电路有两个输入端，可以分几种情况讨论其工作过程：当输入A 、B 均为低电平时，T 1、T 2都截止，L 4以下部分的支路不通，输出高电平；当输入A 、B 一高一低时，T 1、T 2中有一个饱和导通，L 4以下部分的支路导通，输出低电平；当输入A 、B 均为高电平时，T 1、T 2都饱和导通，L 4以下部分的支路导通，输出低电平。

根据以上分析可以列出真值表如表解4.1。

由真值表可得表达式：B A B A L +=⋅=44-2 为什么说TTL 与非门的输入端在以下4种接法下都属于逻辑0：（1）输入端接地；（2）输入端接低于0.8V 的电源；（3）输入端接同类与非门的输出低电压0.3V ；（4）输入端通过200Ω的电阻接地。

《数字电路与逻辑设计》作业教材：《数字电子技术基础》（高等教育出版社，第2版，2012年第7次印刷）第一章：自测题：一、1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路5、各位权系数之和，1799、01100101，01100101，01100110；11100101，10011010，10011011二、1、×8、√10、×三、1、A4、B练习题：、解：(1) 十六进制转二进制： 4 5 C0100 0101 1100二进制转八进制：010 001 011 1002 13 4十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10(2) 十六进制转二进制： 6 D E . C 80110 1101 1110 . 1100 1000 二进制转八进制：011 011 011 110 . 110 010 0003 3 3 6 . 6 2十六进制转十进制：()16=6*162+13*161+14*160+13*16-1+8*16-2=()10所以：()16=()2=()8=()10(3) 十六进制转二进制：8 F E . F D1000 1111 1110. 1111 1101二进制转八进制：100 011 111 110 . 111 111 0104 3 7 6 . 7 7 2十六进制转十进制：(8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10 (4) 十六进制转二进制：7 9 E . F D0111 1001 1110 . 1111 1101二进制转八进制：011 110 011 110 . 111 111 0103 6 3 6 . 7 7 2十六进制转十进制：(79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10 所以：()16.11111101)2=(363)8=(1950.98828125)10、解：(74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD(45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD(136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD、解（1）(+35)=(0 100011)原= (0 100011)补（2）(+56 )=(0 111000)原= (0 111000)补（3）(-26)=(1 11010)原= (1 11101)补（4）(-67)=(1 1000011)原= (1 1000110)补第二章：自测题：一、1、与运算、或运算、非运算3、代入规则、反演规则、对偶规则二、2、×4、×三、1、B3、D5、C练习题：2.2：（4）解：（8）解：2.3：（2）证明：左边=右式所以等式成立（4）证明：左边=右边=左边=右边，所以等式成立（1）（3）2.6：（1）2.7：（1）卡诺图如下：BCA00 01 11 100 1 11 1 1 1所以，2.8：（2）画卡诺图如下：BC A 0001 11 100 1 1 0 11 1 1 1 12.9：如下：CDAB00 01 11 1000 1 1 1 101 1 111 ×××10 1 ××2.10：（3）解：化简最小项式：最大项式：2.13：（3）技能题：2.16 解：设三种不同火灾探测器分别为A、B、C，有信号时值为1，无信号时为0，根据题意，画卡诺图如下：BC00 01 11 10A0 0 0 1 01 0 1 1 1第三章：自测题：一、1、饱和，截止7、接高电平，和有用输入端并接，悬空；二、1、√8、√；三、1、A4、D练习题：、解：(a)Ω，开门电阻3kΩ，R>R on，相当于接入高电平1，所以(e) 因为接地电阻510ΩkΩ，R<R off，相当于接入高电平0，所以、、解：(a)(c)(f)、解： (a)、解：输出高电平时，带负载的个数2020400===IH OH OH I I N G 可带20个同类反相器输出低电平时，带负载的个数78.1745.08===IL OL OL I I NG反相器可带17个同类反相器EN=1时，EN=0时，根据题意，设A为具有否决权的股东，其余两位股东为B、C，画卡诺图如下，BC00 01 11 10A0 0 0 0 01 0 1 1 1则表达结果Y的表达式为：逻辑电路如下：技能题：：解：根据题意，A、B、C、D变量的卡诺图如下：CD00 01 11 10AB00 0 0 0 001 0 0 0 0 11 0 1 1 1 10 0 0 0 0电路图如下：第四章：自测题：一、2、输入信号，优先级别最高的输入信号7、用以比较两组二进制数的大小或相等的电路，A>B 二、 3、√ 4、√ 三、 5、A 7、C练习题：4.1；解：(a)，所以电路为与门。

第5章 习题解答5-1 由与非门组成的大体RS 触发器的d d S ,R 之间什么缘故要有约束？当违背约束条件时，输出端Q 、Q 会显现什么情形？试举例说明。

解：由与非门组成的大体RS 触发器的d R 和d S 之间的约束条件是：不许诺d R 和d S 同时为0。

当违背约束条件即当d R =d S =0时，Q 、Q 端将同时为1，作为大体存储单元来讲，这既不是0状态，又不是1状态，没成心义。

5-2 试列出或非门组成的大体RS 触发器的真值表，它的输入端R d 和S d 之间是不是也要有约束？什么缘故？解：真值表如右表所示、Rd 、Sd 之同也要有约束条件，即不许诺Rd=Sd=1， 不然Q 、Q 端会同时显现低电平。

5-3 画出图5-33由与非门组成的大体RS 触发器输出端Q 、Q 的电压波形，输入端D D S R 、的电压波形如图中所示。

图5-33解：见以下图：5-4 画出图5-34由或非门组成的大体RS触发器输出端Q、Q的电压波形，输入端S D、R D的电压波形如图中所示。

图5-34解：见以下图：5-5 图5-35所示为一个防抖动输出的开关电路。

当拨动开关S时，由于开关触点接通R S、的电压波形如图中所示。

试画出Q、Q端对应的电压波形。

刹时发生振颤，D D图5-35解：见以下图：5-6 在图5-36电路中、假设CP、S、R的电压波形如图中所示，试画出Q、Q端与之对应的电压波形。

假定触发器的初始状态为Q＝0。

图5-36解：见以下图：5-7 在图5-37(a)所示的主从RS触发器中，CP、R、S的波形如图5-37(b)所示，试画Q、Q和Q的波形图。

出相应的Q m、m图5-37解：主从RS触发器的工作进程是：在CP＝l期间主触发器接收输入信号，但输出端并非改变状态，只有当CP下降沿到来时从触发器甚才翻转，称为下降沿触发。

依照主从RS 触发器状态转换图可画出波形图如下图所示。

5-8 在图5-38(a)所示的主从JK触发器中，CP、J、K的波形如图5-38(b)所示，试画Q、Q和Q的波形图。

第五章答案5.5ZQ Q XQ Q X Q Q X Q Q X QQ X K Q X J Q Q Q X Q X Q XQ Q Q X Q XQ K Q X J n n =∙++∙=∙+∙=∴∙==∙++∙=+∙∙=∴==++2121212112121221121221112121,,下降沿触发CP X Q1Q25.632113321321121223111131,1,,,1,Q Q Q Q K Q Q J Q Q Q Q K J Q Q Q K Q J n n n ∙=∴==⊕=∴==∙=∴==+++000，100，010，011，111，000 5进制计数器 5.83321132212113111231CP Q Q Q Q CP Q Q CP Q Q Q Q CP CP CP n n n ∙=∙=∙∙===+++000，100，010，011，111，000 5进制 5.92212111100211012100211CP Q Q CP Q Q CP Q Q Q Q Q CP Q Q Q Q CP n n n n ∙=∙=∙==→+=++++能自启动的7进制计数器5.101221120Q CP Q A D Q D AQ D =+===A=0时Q2翻转，Q0不变，Q1不变 A=1时Q2=Q0=1，Q1不变 A 发生变化才会引起变化 5.1174163是同步清零同步置数的思维二进制计数器 只有S0时Z 为0，所以012Q Q Q Z ++=11210121010012X Q Q X Q Q Q X Q Q X Q Q Q LD +++= 0112122X Q X Q Q Q D ++= 11010121X Q X Q Q Q Q D ++= 00100120X Q X Q Q Q Q D ++= 03=D按照表达式就可以画出电路图（略） 5.12两个74161都连成0000，0001，0010，0011，0100，1000，1001，1010，1011，1100循环的10进制计数器，右边只有在左边为1100时才计一个数 100进制计数器 5.137490是异步清0，先连成10进制，当输出为0111清0。

本章习题5．1分析图题4.1a 电路的逻辑功能，列出逻辑功能表，画出R、S 输入图b 信号时的输出波形。

题5.1 逻辑功能表解: 见题5.1 逻辑功能表和波形图。

5．2画出图题5.2各触发器在时钟脉冲作用下的输出波形。

（初态为“0”） 解：波形见题5.2图。

5．3 画出图题4.3中各不同触发方式的D 触发器在输入信号作用下的输出波形 (初态为0)。

Q n S R Q n+1 Q —n+1 功能0 1 0 1 0 置位1 1 0 1 0 置位00 1 0 1 复位10 1 0 1 复位00 0 0 1 保持10 0 1 0 保持0 1 1 1 1 非法11111非法解：波形见题5.3图。

5．4 图题5.4a由CMOS或非门和传输门组成的触发器，分析电路工作原理，说明触发器类型。

如果用两个图a的电路构成图b电路，说明图b电路是什么性质的触发器。

解：图a为同步D触发器，CP为使能控制，低电平有效。

当CP=“0”时，TG1通、TG2断，触发器根据D信号改变状态；当CP=“1”时，TG1断、TG2通，触发器状态保持。

逻辑符号如图5.2a。

图b为主从D触发器，时钟CP的上升沿有效，逻辑符号如图5.2b。

5．5 画出图题5.5（a）所示电路在输入图（b）信号时的输出波形。

解：当A=“1”时，CP的下降沿使Q=“1”。

当Q=“1”且 CP =“1”时，Q复位。

波形见题5.5图。

5．6画出图题5.6（a）电路的三个输出Q2、Q1、Q0在图（b）信号输入时的波形变化图（初始状态均为“0”）。

分析三个输出信号和输入信号的关系有何特点。

解：波形见题5.6图。

输出信号按位序递增顺序比输入滞后一个CP周期。

5．7 画出图题5.7所示电路的三个输出Q2、Q1、Q0在时钟脉冲作用下波形变化图（初始状态均为“0”）。

若三个输出组成三位二进制码，Q2为最高位，分析输出码和时钟脉冲输入个数之间的关系。

解：波形见题5.7图，输出码随时钟输入递减：“000”→“111”→“110” →“101” →“100” →“011” →“010” →“011” →“001” →“000”，每8个时钟周期循环一次。

组合逻辑电路练习题及答案一.填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。

2．任意两个最小项之积为0，任意两个最大项之和为1。

3．对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+CAAB=，但这F+AAB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。

5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。

二.选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d。

a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。

a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。

a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。