FE2.1中文资料

FE2.1

高速七端口USB2.0集线器控制芯片

一引言

FE2.1芯片是高度集成，高品质，高性能，低能耗，总体花费低的高速七端口USB2.0集线器解决方案。

FE2.1适应多样任务译码器(MMT)风格，借此达到最大的数据输出。六个（而不是两个）非周期数据处理缓冲器被用来将潜在的传输干扰降至最低。整个设计基于状态机控制原理,降低了相应延迟时间。该芯片中没有使用微控制器。

为了保证高品质，整个芯片覆盖测试扫描链—包括高速模块（频率480MHz），所以在运行前可以检测所有逻辑组件。芯片拥有特殊的自检建立模式，可以在封装和测试阶段测试高速、全速和低速模拟前端结束（AFE）元件。

通过使用0.18微米制造工艺和全面电源/时钟控制机制实现低功耗。若无必要，芯片的大部分不会被锁住。

特点：

■低功耗:

□七个下行端口全部在高速模式工作时电流为155mA，

□一个下行端口工作在高速模式下电流为66mA，

■完全符合通用串行总线规范修订版2.0（USB2.0）:

□上传端口支持高速度（480MHz信）和全速（12MHZ）模式;

□7下行端口支持高速（480MHz信），全速（12MHz）和低速（1.5MHz）模式;。

■集成USB2.0收发器；

■集成上传1.5KΩ上拉电阻、下行1.5KΩ下拉电阻和串行电阻；

■集成5V转3.3V和1.8V的电压调节器；

■集成上电复位电路

■集成12MHz的振荡器与反馈电阻和晶体负载电容;

■集成12MHz转480MHz锁相回路；

■多种任务译码器

□一个任务译码器负责一个下行端口；

□单任务译码器采用备用接口0，多任务译码器用备用接口1；

□每个任务译码器可以处理64个开始分散任务、32个完全分散任务和6个无周期任务；

■只支持自供电模式

■主板配置选项——

□成组或单独的电源控制模式选项；

□全局、多模块或单模块过流保护选项；

□配置可拆卸或不可拆卸下行设备；

□选择下行端口数目；

■电可擦可编程只读存储器配置选项——

□供应商ID、产品ID和设备发行数量；

□可拆卸或不可拆卸下行设备配置；

□编号；

□下行端口数目：

■综合状态指标支持

□标准下行端口状态指示灯（每个下行端口有绿色和琥珀色LED控制指示灯）；

□集线器工作/暂停状态LED指示灯；

■支持微软Windows98SE/ME,2000,XP和Vista操作系统；■支持Mac OS 8.6及以上操作系统；

■支持Linux 内核2.4.20及以上系统；

封装:

■64针脚LQFP（大小：10×10mm）

■48针脚LQFP (大小: 7×7mm )

框图

（面积大小：10×10mm）

64针脚封装引脚分配图

48针脚封装引脚分配图

引脚说明表格

备注：

1.OVCJ[7:2]针脚配有可选择的内部上拉电阻。当某个OVCJ针脚不需

要配置为过流保护模式时，它内部的上拉电阻会被应用，在电路板上作为无关针脚。否则，当某个OVCJ引脚配置为过流保护模式时，它的内部上拉电阻将被移除，这样它可以用来监视从外部应用的

3.3V或5V输入电路。

2.在上电时，PWRJ[7:6]针脚被用作带上拉电阻的输入针脚。一旦过了

上电时期，它们被配置位漏极开路输出。

3.在上电时，LED[4:2]针脚和LED[7:6]针脚被用作带上拉电阻的输

入。一旦过了上电时期，它们将被配置为COMS输出。

4.在上电时，LED[1]针脚用作COMS三态I/O针脚，同外部EEPROM一

起工作组成串行时钟。过了上电时期，它被用作COMS输出。

类型缩写

I：施密特触发器输入，5V容错

I-PU:具有可控内部上拉电阻的输入，当上拉电阻不可用时5V容错。IO-PU:CMOS三态输出，兼有输入功能和内部上拉电阻

OD：漏极开环输出

O:COMS输出

A:模拟I/O

P:电源/接地

OSC:带内置偏置电阻和负载电容的晶体振荡器，

UTU:USB高速和全速收发器

UTD:USB高速，全速和低速收发器

配置选项

FE2.1是一个设计高度灵活的芯片，通过简单的方式配置就可以满足多种多样的实施要求。FE2.1的功能可以通过电路板设计选项或外部EEPROM的内容来配置。

LED指示灯，下行端口数目和非移动设备

根据USB2.0规范，每个下行端口的状态通过两个指示灯来指示——一个绿色LED和一个琥珀色LED..FE2.1支持DRV定义的全部功能和

LED[7:1]针脚。图4显示了如何将这些端口连接状态指示灯，与外部

EEPROM和有源集线器的指示灯（红色LED）。

当集线器被主机连接时，可选集线器活动指示灯打开，集线器挂机、断电或与主机断开连接时指示灯关闭。这十五个LED指示灯可以移除而不影响集线器的正常功能。该LED[7:1]针脚也可以用来确定可拆卸下行端口和不可拆除下行设备的数目。芯片复位时，这些选项选择会被重新采样和加载。如果一个备用的配置是确定的，则相应的针脚应接地，如下表中的“正常”所示。否则，通常如下表所示，他们要么悬空要么连接LED指示灯，如图4.

bNbrPorts场（3字节），这是对主机GetHubDescriptor的响应。

当一个下行多口被配置为不可用或不可识别时,它对应的LED针脚不可用.换句话说,这些LED针脚要么根据所选的而配置接地,要么悬空.唯一的例外是LED[1],它应该作为SLC--串行EEPROM的外部时钟引脚存在.

图5描述了一个例子,使五个下行端口能用,端口2和3作为不可拆卸设备.如图所示,LED[4]接LED指示灯,LED[2]悬空,LED[3]接地,这样FE2.1将2和3端口辨认为不可拆卸设备.LED[6]接地,LED[7]悬空,这样FE2.1向系统在集线器里只有5个端口可用.