数电期中考试试题

一、判断题（10分）1、若1AC =+C B ，则A+B ＝12、若A+B ＝A+C ，则B ＝C3、=⊕⊕C B A A ⊙B ⊙C4、n 个变量可组成2n 个最小项，对于变量的任意一组取值必有1=⋅j i m m （i ≠ j ）5、一个最简的逻辑式，实现的器件不一定是最少的6、一个输入端的与非门和一个输入端的或非门的功能是相同的7、一般TTL 门电路的输出端可以直接相连，实现线与8、欲将异或门作反相器使用，多余输入端直接接高电平9、并行加法器采用超前进位的目的是简化电路结构。

10、组合逻辑电路中的竞争冒险现象是由于输入信号经不同路径到达输出端的时延不同而引起的。

二、填空题（20分）1、十进制数5.625化为十六进制为 ，二进制数为 八进制数为2、二进制1011000化为8421BCD 码为 ，余3码为3、逻辑代数的三条重要规则是指＿＿＿＿ 、＿＿＿＿和＿＿＿＿4、AB+A C+BC=AB+A C 的对偶式为 。

5、逻辑函数F=A +B+C D 的反函数F =6、集电极开路门的英文缩写为 门，工作时必须外加 和 。

7、在TTL 三态门、OC 门、与非门和异或门电路中，能实现线与功能的门电路有＿＿＿＿、＿＿＿＿8、TTL 与非门的灌电流负载发生在输出 电平情况下，负载电流越大，则输出电平越9、消除竟争冒险的方法有 、 、 等三、化简（每小题5分）1、用代数化简（1）C B A C B A C B A Y ++= （2）ABC CD C A D AC Y +++=2、用卡诺图化简（1）D C B A C B A D C B A C B A AC Y ++++= （2）C B B A B A ABC Y ++++=四、设计一个数值比较器，该电路输入端接收两个二位二进制数A(A=A 2A 1)和B(B=B 2B 1) ,当A>B 时，输出Z 为1，否则Z 为0。

（10分）五、用门电路设计一个代码转换电路，将8421BCD 码转换为余3码，写出逻辑表达式，不必画出电路图。

一、选择题。

（每空2分，共20分）1、十进制数25用8421BCD 码表示为（ ）。

A.10 101 B.0010 0101 C.100101 D .101012、下列各式中的四变量A 、B 、C 、D 的最小项是：（ ）。

(A)ABCD (B)AB(C+D) (C)A+B+C+D(D)A+B+C+D3、Y=A B C D C +++的反函数为 （ ）。

(A)Y=()A B C D C+⋅⋅⋅A1L (B)Y =()A B C D C+⋅⋅⋅(C)Y =()A B C D C +⋅⋅⋅ (D)Y =()A B C D C+⋅⋅⋅4、卡诺图③、④表示的逻辑函数最简式分别为（ ）和（ ）。

A ．F=B +DB ．F=B+DC ．F=BD +B DD ．F=BD+BD5、逻辑电路如图⑤，函数式为（ ）。

A. F=AB +C B. F=A B +CC. F=AB+CD. F=A+B C6、 2048×8位RAM 芯片，其数据线的个数是：（ ） 。

(A)11(B)8(C)14 (D)2117、下列逻辑函数表达式中与F=A B +AB 功能相同的是（ ）。

A.BA ⊕ B.BA ⊕ C.BA ⊕ D. AB ⊕8、下列逻辑电路中是时序逻辑电路的是（ ）。

A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 9. RO M 属于（ ）。

A ．组合逻辑电路 B.时序逻辑电路二、化简下列逻辑表达式。

（第1小题用公式法化简，第2题用卡诺图法化简，共10分） （1）),,(C B A L =BA C A ABCB +++（2）∑∑+=)15,11,7,5,3,2()13,9,6,4,1,0(),,,(d m D C B A L三、分析设计题。

（共70分）1、分析图1所示时序逻辑电路的逻辑功能，并写出输出和输入的逻辑表达式。

（10分 (,,)L A B C ABC ABC ABC ABC=+++3、试用74HC138（其逻辑框图如下图2所示）和适当的逻辑门实现函数 （15分）4、试分析图3电路逻辑功能。

数字电子技术期中考试题一、填写下列空格（每小题2分，共10分） 1、()()()8421459111001011010010011001D B BCD ==2、()()()101011432B D H B ==3、()11 1...1⊕⊕=（共2003个1异或）4、共阴极显示器件，译码器输出()高电平有效；共阳极显示器件，译码器输出()低电平有效。

5、要区别24个不同的信号，需要()5位二进制代码；区别64个信号，需要()6位二进制代码。

二、用逻辑代数的基本公式和常用公式证明下列各等式。

（每小题5分，共10分。

） 1、()()A BC A B A C +=++证明：()()=(1)A B A C A BC AB ACA B C BCA BC +++++=+++=+ （得证）。

2、()AB C B ABC ABC ABC +=++证明：()A B ()()()()A B C BB C B A C A B C A B C A B C A B CB CB AC C B A C +=+=+++=+=+=+∴ 吸收率左边等于右边三、用卡诺图化简，并写出下列各函数的最简与或式。

（每小题10分，共20分。

）1、()(),,,1,2,6,7,8,9,10,13,14,15F A B C D m =∑(),,,F A B C D BC CD BCD ABC BCD ∴=++++2、()()(),,,5,6,8,100,1,2,13,14,15F A B C D m d =+∑∑(),,,F A B C D CD BCD BD =++四、根据要求设计电路。

（每小题10分，共20分）1、设计一个举重比赛裁判控制电路：举重比赛有三位裁判，一位是主裁判A ，另两位是副裁判B 和C ，运动员一次举重是否成功，由裁判员各自按动面前的按钮决定，只有两人以上，且其中必须有主裁判判定为成功时，表示成功的指示灯L 才会点亮。

要求列出真值表，写出表达式，化简并画出电路图。

数电考试卷及答案（共4套）XX⼤学信息院《数字电⼦技术基础》期终考试试题（110分钟）(第⼀套)⼀、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。

2．将2004个“1”异或起来得到的结果是（）。

3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8位D/A转换器当输⼊数字量10000000为5v。

若只有最低位为⾼电平，则输出电压为（）v；当输⼊为10001000，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D转换器⽽⾔，（）的抗⼲扰能⼒强，（）的转换速度快。

6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与PAL相⽐，GAL器件有可编程的输出结构，它是通过对（）进⾏编程设定其（）的⼯作模式来实现的，⽽且由于采⽤了（）的⼯艺结构，可以重复编程，使它的通⽤性很好，使⽤更为⽅便灵活。

⼆、根据要求作题：（共15分）1．1．将逻辑函数P=AB+AC写成与或⾮型表达式，并⽤集电极开路门来实现。

2．2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。

三、分析图3所⽰电路，写出F1、F2的逻辑表达式，说明电路的逻辑功能。

图中所⽤器件是8选1数据选择器74LS151。

（10分）四、设计⼀位⼗进制数的四舍五⼊电路（采⽤8421BCD码）。

要求只设定⼀个输出，并画出⽤最简与⾮门实现的逻辑电路图。

（15分）五、已知电路及CP、A的波形如图5（a）(b)所⽰，设触发器的初态均为“0”，试画出输出端B和C的波形。

（8分）BC六、⽤T触发器和异或门构成的某种电路如图6（a）所⽰，在⽰波器上观察到波形如图6(b)所⽰。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

（6分）七、电路如图7所⽰，其中RA=RB=10kΩ,C=0.1µf，试问：1．在Uk为⾼电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=? 2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动⽅程和状态⽅程，列出状态转换表，画出完整的状态转换图；3．设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=6/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？（共15分）⼋、图8所⽰是16*4位ROM和同步⼗六进制加法计数器74LS161组成的脉冲分频电路。

姓名: 班级: 学号:遵 守 考 试 纪 律注 意 行 为 规 范 ……………………试…………………………卷……………………密……………………封……………………线…………………… 江苏农林职业技术学院2018-2019学年第一学期期中考试 适用班级： 1609 《数字电路》试卷 卷面总分： 100 考试时间： 90 （分钟）一．单选题（每题3分，共15分） 1. 组合逻辑电路的功能是 。

A ．放大数字信号 B ．实现一定的逻辑功能 C ．放大脉冲信号 D ．存储数字信号 2．组合逻辑电路中一般不包括以下器件 。

A ．与门 B ．非门 C ．放大器 D ．或非门 3．不属于组合电路表达方式的一项是 。

A ．真值表 B ．逻辑电路 C ．逻辑函数表达式 D ．二进制代码 4．关于组合逻辑电路不正确的表述是 。

A ．组合逻辑电路是由逻辑门电路所组成 B. 组合逻辑电路不可以作为存储信号的记忆元件 C. 组合逻辑电路的输出取决于输入状态 D. 组合逻辑电路的输出与以前状态有关5．组合逻辑电路是属于 。

A ．数字电路 B. 模拟电路与门电路的组合C. 模拟电路D. 数字与模拟电路的组合二.简述题（每题 3分，共30 分）请指出下列各个实际连接图表示的逻辑关系，并画出相应的门电路的逻辑符号、逻辑功能、逻辑函数表达式、真值表。

1.2.3.三. 化简下列表达式（2*10=20分）1. D C ADE AC B A Y +++=1电路图E Y2. ))()()()((G E A G C E C G A D B D B Y ++++++++=四． 组合逻辑电路的分析与设计1. 用与非门设计一个举重裁判表决电路。

设举重比赛有3个裁判，一个主裁判和两个副裁判。

杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。

只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。

（20分）2.对下面的电路图进行组合逻辑电路的分析设计，总结电路逻辑功能。

一、判断题（）1．在数字逻辑电路中，信号只有高、低电平两种取值。

（）2．负逻辑规定：逻辑1代表低电平，逻辑0代表高电平。

（）3．在非门电路中，输入为高电平时，输出则为低电平。

（）4．与运算中，输入信号与输出信号的关系是“有1出1，全0出0”。

（）5．组合逻辑电路的特点是具有记忆能力。

（）6．逻辑变量的取值中，1比0大。

（）7．设逻辑表达式A+B=B+C，则A=C。

（）8．由3个开关并联起来控制1只电灯时，电灯的亮与不亮同3个开关的闭合或断开之间的对应关系属于“与”的逻辑关系。

（）9．与非门的逻辑功能是“全0出1，有1出0”。

（）10．异或门是判断两个输入信号是否相同的门电路，两输入状态相异则输出为0。

（）11．二进制数化为十进制数是应用“除2取余倒记法”获得的。

二、填空题1．基本逻辑门电路有与门、、。

2．在数字电路中，正逻辑用高电平表示逻辑________________。

3．如果逻辑型变量A=1，B=1，C=1，则逻辑表达式A B+BC+A C=_________。

4．异或门的逻辑功能是_____________________，_______________________。

5．逻辑变量的取值有种，即、__________。

6．与或非门的逻辑表达式为_______________________，它所实现的逻辑功能为_________________________________。

7．组合逻辑电路的分析方法和步骤为：（1）由逻辑电路图写出________________；（2）________________；（3）列出________________；（4）最后分析电路的功能。

8．组合逻辑电路的设计方法和步骤为：（1）根据实际问题的逻辑功能，列出__________；（2）写出__________，（3）化简逻辑函数表达式；（4）根据表达式________________。

三、选择题1．逻辑函数式_______________________CBAABCF+++=的逻辑值为（）A ABCB 0C 1D ABC 2．如图1所示的电路为（）门电路。

丽水学院2009~2010学年第二学期期中考试试卷科目数字电子技术使用班级计081、082(本)班级：姓名：学号：成绩：一、单项选择题（20题×1分）：1．数字信号是指（）。

A．时间上离散变化的信号；B．时间、量值上都连续变化的信号；C．量值上连续变化的信号；D．时间、量值上都离散变化的信号；2．二进制数的展开公式是（）。

A．D=∑k i 2 i B．D=∑k i 10 i C．D=∑k i8 i D．D =∑k i16 i3．关于“数字电路的优点”，下列最合适的说法是（）。

A．便于集成化；B．抗干扰能力强；C．便于存储、传输和加密；D．前3项和。

4．下列十进制代码中，错误的说法是（）。

A．十进制代码可由4位二进制码元组成；B．ASCⅡ码共有127位码；C．余3码可由BCD-8421码转换而得；D．格雷码能组成十进制码。

5．下列实验内容中，错误的说法是（）。

A．所有的数电电路，都可在仿真软件环境中建立和验证。

B．仿真软件中的示波器、信号发生器等仪器的功能，与真实的功能一致。

C．TTL集成电路的电源通常为5V；D．HC系列CMOS集成电路的电源通常为4.5V ~ 5.5V。

6．逻辑代数的基本电路定理中，下列说法错误的是（）。

A．对逻辑式Y而言，将其中的与与或互换，0与1互换；原变量与反变量互换，则得到的结果就是Y 的对偶式，这就是对偶定理。

B．用一个逻辑式代替等式中的自变量，等式仍成立；这就是代入定理。

C．摩根定理可将逻辑与的关系与逻辑或的关系进行互换；D．在反演定理中，也要遵守“先括号、然后与、最后或”的运算优先次序。

7．TTL、CMOS集成反相器门电路中，下列说法错误的是（）。

A．CMOS集成门电路输入级可等效为1个电容电路。

B．TTL集成门电路结构分为输入级、倒相级和输出级。

C．TTL集成门电路输入信号只由电压值决定。

D．2种集成电路的输出级由2个开关管组成“互补开关电路”。

8．三态输出门集成电路的特点是（）。

数字电子技术期终试卷1
一、完成下面各数制之间的转换。

(10分)
(1) (185)10＝( )16 (2) (101)10＝( )2
(3) (5A、E)16＝( )10 (4) (3128)10＝( )8421BCD
(5) (6B9C、44)16＝( )8
二、利用卡诺图法化简下列函数。

(14分)
(1) F1(A,B,C,D)=Σm(5,6,8,10)+Σd(0,1,2,13,14,15)
(2) F2(A,B,C)=A B+AC +B C
三、一检码电路输入为8421BCD码，当输入变量DCBA的数值为质数时，要求电路输出F为高电平。

试设计该电路。

（15分）
（1）列出电路真值表；
（2）求出最简与或式；
(3)用与非门实现此电路。

四、分析下图电路为几进制计数器？画出电路的状态转换图。

(15)
五、试用D触发器设计CP上升沿触发的模6同步减计数器。

（16分）
六、二极管ROM电路如下图所示，已知A1A0取值为00,01,10,11时，地址译码器输出W0~W3分别出现高电平。

根据电路结构，说明内存单元0~3中的内容是什么?（15分）
七、将4片256⨯8为的RAM扩展成一个1024⨯8位的RAM 。

（15分）。

１一、单选题(每题1分，共10分)1. JK 触发器在CP 脉冲作用下，欲使 n+1n Q =Q , 则对输入信号描述不正确的是A 、J =K =1B 、J =Q ，K =QC 、J =Q ， K =QD 、J =Q ，K =12. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为 。

A 、RS=0 B 、R+S=1 C 、RS=1 D 、R+S=03. 在组合逻辑电路的常用设计方法中，可以用 来表示逻辑函数。

A 、真值表 B 、状态表 C 、状态图 D 、特性方程4. 题目：如下图所示电路中，CP 脉冲的频率为4KHZ ，则输出端Q 的频率为 。

A 、 1 kHZ B 、 2 kHZ C 、 4 kHZ D 、 8 Khz5. 如下图电路，设现态Q1Q2=10，经三个脉冲作用后，Q1Q2的状态应为 。

A ．10B ．00C ．11D ．016. 同或逻辑对应的逻辑图是 。

ABC D7. 下列关于n 变量最小项“相邻性” 描述正确的是 。

A 、两个最小项只有一个因子不同B 、两个最小项只有一个因子相同C 、两个最小项没有一个因子不同D 、两个最小项所有的因子都不同 8. 在下列电路中，只有 属于组合逻辑电路。

A 、触发器 B 、计数器 C 、数据选择器 D 、寄存器9. 一个32路数据选择器，其地址输入（选择控制输入）端有 。

A 、2个 B 、3个 C 、4个 D 、5个10. 函数Y =AB+BC +AC 与AC BC AB Y ∙∙= 。

A 、相等 B、互为反函数C 、互为对偶式D 、答案都不正确二、填空题(每题1分)1、将每组输入的二进制代码译成对应的输出高、低电平信号的逻辑电路叫( )。

2、将二进制数（1101001．01101）2转换成十进制数是( )，转换成十六进制数是( )。

3、由1⊕1⊕1结果为（）、由1⊕1⊕1⊕1的结果是（），由此可知奇数个“1”异或起来结果为（），偶数个“1”异或结果是（）。

2011 — 2012 学年 第 2 学期物理与机电工程学院（系）10级电子信息工程专业《数字电子技术基础》期中试卷注意事项1、学生的院（系）别、专业、班级、姓名、学号必须填写在考生信息栏内指定的位置。

2、学生在考试之前必须填写考试时间和地点。

3、答题字迹要清楚，并保持卷面清洁。

2 一、填空题（共15分，每题3分）1．由D 触发器转换为T 触发器时，则转换电路D=T Q ⊕。

在JK 触发器中，当J=K=1时，可实现 计数 功能。

2.将二进制数转换成十进制数是 __106_________，十六进制数是_6A______。

3．n 个触发器构成的二进制计数器，其计数的最大容量是N 2。

4、构造一个模6计数器需要____6____个状态，_____3_____个触发器。

5．TTL 电路在正逻辑系统中，输入悬空相当于输入__高____（高或低）逻辑。

二、选择题（共24分，每小题3分）1．附图2.1所示是某组合逻辑电路的输入、输出波形，该组合逻辑电路的逻辑表达式为（ C ）。

A ．AB B A F += B ．AB B A F +=C ．B A B A F += D. B A F =2．附图2.2所示是主从型JK 触发器，当J 、K 端及D S 、D R 端均为高电平或悬空时，触发器完成的功能是 （ A ）。

A ．计数 B ．置1 C ．置0 D.保持A B FS DJ C KR DQQ附图2.1 附图2.23．以下表述正确的是 ( D )A ）组合逻辑电路和时序逻辑电路都具有记忆能力。

B ）组合逻辑电路和时序逻辑电路都没有记忆能力。

C ）组合逻辑电路有记忆能力，而时序逻辑电路没有记忆能力。

D ）组合逻辑电路没有记忆能力，而时序逻辑电路有记忆能力。

4.如图所示TTL 电路中逻辑表达式为Y=A+B 的是( D )5．已知函数D C B A Y ++=)(，则其反函数为（ B ） A ）D C B D C A + B ）D C B A ++ C ）AC D AB + D ）D B C A +6、 引起组合逻辑电路中竟争与冒险的原因是（ C ）A 、逻辑关系错；B 、 干扰信号；C 、电路延时； C 、电源不稳定。

《数字电路》期中考试试卷一、填空题（每空1分，共20分）1、(、101)2=10=8421BCD2、一个 JK 触发器有个稳态，它可存储位二进制数。

3、三态门的输出状态有、、三种状态。

4、对160个符号进行二进制编码，则至少需要位二进制数。

5、A=(-59)10，A的原码是，补码是。

6、使用与非门时多余的输入端应接电平，或非门多余的输入端应接电平。

7、触发器有个稳态，存储8位二进制信息要个触发器。

8、3线—8线译码器有条输入线，条输出线。

9、组合逻辑电路的冒险有型冒险和型冒险。

10、对于JK触发器的两个输入端，当输入信号相反时构成触发器，当输入信号相同时构成触发器。

二、选择题（每题2分，共20分）1．和逻辑式相等的式子是( )A．AC+B B． BC C．B D．2．32位输入的二进制编码器，其输出端有( )位。

A、256B、128C、4D、53．4个边沿JK触发器,可以存储( )位二进制数A．4B．8C．164．三极管作为开关时工作区域是( )A．饱和区+放大区B．击穿区+截止区 C．放大区+击穿区D．饱和区+截止区5、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（） A．m1 与m3 B．m4 与m6 C．m5 与m13D．m2 与m86．L=AB+C 的对偶式为：（）A 、 A+BCB 、 (A+B)C C 、 A+B+CD、 ABC7．逻辑函数F(A,B,C)= AB+B C+AC的最小项标准式为（）。

A．F(A,B,C)=∑m(0,2,4)B．F(A,B,C)=∑m(1,5,6,7)C．F(A,B,C)=∑m (0,2,3,4)D．F(A,B,C)=∑m(3,4,6,7)8．逻辑电路如图1所示，其逻辑功能相当于一个（）。

A．“与”非门B．“导或”门C．“与或非”门图19．三输入、八输出译码器，对任一组输入值其有效输出个数为（）。

A．3个B．8个 C．1个D．11个10、逻辑函数F==( )。

数字电路期中考试试卷 A 卷一、填空（每题2分，共16分）1. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= ；2. C A AB Y +=，Y 的最简与或式为 ；3. TTL 门电路输出高电平为 V ，阈值电压为 V ；4. 如图2所示为TTL 的TSL 门电路，EN=0时，Y 为 ，EN=1时，Y= ；5. 触发器按逻辑功能可分为RSF 、JKF 、 、 和DF ；6. 四位二进制减法计数器的初始状态为0011，四个CP 脉冲后它的状态为 ；7. 数字系统按组成方式可分为 、 两种； 8. 组合逻辑电路产生竞争冒险的内因是 ；二、选择题（每题2分，共24分） 1.逻辑函数F=)(B A A ⊕⊕ = 。

A. BB. AC. B A ⊕D. B A ⊕2.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。

A.1B.2C.4D.163．用三线-八线译码器74LS 138实现原码输出的8路数据分配器，应 。

A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，BST =0，CST =D D.A ST =D ，BST =0，CST =04．四选一数据选择器的数据输出Y 与数据输入X i 和地址码Ai之间的逻辑表达式为Y= 。

A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 015．在下列触发器中，有约束条件的是 。

A.主从J K F/FB.主从 D F/FC.同步RS F /FD.边沿 D F/F6．对于T 触发器，若原态Q n =1，欲使新态Q n +1=1，应使输入T = 。

A.0B.1C.QD.Q7．为实现将J K 触发器转换为D 触发器，应使 。

A.J=D,K=DB. K =D ,J=DC.J=K=DD.J=K=D8．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。

期中检测题A （共100分，120分钟）一、填空题：（每空0.5分，共20分）1、在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。

2、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。

在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 关系，对应的电路称为 与 门、 或 门和 非 门。

3、三态门除了 “1” 态、 “0” 态，还有第三种状态 高阻 态。

4、一般TTL 门和CMOS 门相比， TTL 门的带负载能力强， CMOS 门的抗干扰能力强。

5、在化简的过程中，约束项可以根据需要看作 0 或 1 。

6、用来表示各种计数制数码个数的数称为 基数 ，同一数码在不同数位所代表的 位权 不同。

十进制计数各位的 基 是10， 位权 是10的幂。

7、卡诺图是将代表 最小项 的小方格按 相邻 原则排列而构成的方块图。

8、两个与非门构成的基本RS 触发器的功能有 置0 、 置1 和 保持 。

电路中不允许两个输入端同时为 0 ，否则将出现逻辑混乱。

9、JK 触发器具有 置0 、 置1 、 保持 和 翻转 四种功能。

欲使JK 触发器实现n n Q Q =+1的功能，则输入端J 应接 1 ，K 应接 1 。

10、时序逻辑电路的输出不仅取决于 输入 的状态，还与电路 已存 的现态有关。

11、触发器的逻辑功能通常可用特征方程 、 功能真值表 、 状态图和 时序图 四种方法来描述。

二、判断正误题（每小题1分，共10分）1、组合逻辑电路的输出只取决于输入信号的现态。

（对）2、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。

（错）3、74LS138集成芯片可以实现任意变量的逻辑函数。

（错）4、74系列集成芯片是双极型的，CC40系列集成芯片是单极型的。

（对）5、仅具有保持和翻转功能的触发器是RS 触发器。

（错）6、同步时序逻辑电路中各触发器的时钟脉冲CP 不一定相同。