当前位置：文档之家 › 第二章MCS-51单片机的内部结构及工作原理

第二章MCS-51单片机的内部结构及工作原理

  • 格式：ppt
  • 大小：1.75 MB
  • 文档页数：108

下载文档原格式

  / 108

合集下载

第02章 MCS-51单片机的结构

第02章 MCS-51单片机的结构

CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的

第二讲 第2章 MCS-51单片微型计算机结构

第二讲 第2章 MCS-51单片微型计算机结构

S1
S2
S3
读下一个操作 码（丢弃） P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P S1 S2 S3 S4 S5 S6 S1 （a） 单字节，单周期指令 例：MOV A R1
读操作码 读操作码 读第二字节
2
P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P S1 S2 S3 S4 S5 S6 S1 （b） 双字节，单周期指令 例：ADD A dir 读操作码
MCS-51单片机的结构原理
一、计算机的经典组成 计算机的经典结构见 图1.1 所示。这种结 构是由计算机的开 拓者——数学家约 翰· 诺依曼最先提 冯· 出的，所以就称之 为冯· 诺依曼计算机 体系结构，也叫普 林斯顿结构。
图 1.1 计算机经典结构
二、 MCS-51单片机的基本组成
(一) 8051单片机的结构
﹡IP B8H ﹡IE A8H TMOD ﹡TCON TL0 TH0 TL1 TH1 PCON ﹡SCON 寄存器 SBUF
IP.7～IP.0 BFH～B8H 中断优先控制器 IE.7～IE.0 AFH～A8H 中断允许控制器 89H 定时器方式选择 88H TCON.7～TCON.0 8FH～88H 定时控制寄存器 8AH 定时器T0低8位 8CH 定时器T0高8位 8BH 定时器T1低8位 8DH 定时器T1高8位 87H 电源控制及波特率选择 98H SCON.7～SCON.0 9FH～98H 串行口控制 99H 串行口数据缓冲器
F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H
特 殊 功 能 寄 存 器 中 位 寻 址
FFFFH 外部 RAM

第二章--MCS-51单片机的结构

第二章--MCS-51单片机的结构

基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。

第2章MCS--51系列单片机的结构及原理

第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。

第2章 MCS-51单片机

第2章 MCS-51单片机

（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有

第2章 MCS-51单片机的内部结构

第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。

第2章 MCS-51单片机的硬件结构

第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .

第2章 MCS-51单片机基本结构

第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构

第2章 MCS-51系列单片机的内部结构

第2章 MCS-51系列单片机的内部结构

第2章 MCS-51系列单片机的内部结构单片机就是将构成计算机最基本的功能部件集成在一块芯片上的集成芯片。

本章主要介绍MCS-51系列单片机芯片内的硬件结构、性能特性，特别是存储器结构及并行I/O接口结构和工作原理。

只有了解了单片机的存储结构和所能提供的内部资源，才能合理地使用单片机。

2.1 MCS-51系列单片机内部结构和引脚说明MCS-51系列单片机是Intel公司于20世纪80年代初推出的系列8位单片机，经过30多年的发展，目前已发展到十多种产品，属于这一系列的单片机有多种，包括51子系列(如8051/8751/8031)和52子系列(如8052/8752/8032)。

在制造上，MCS-51系列单片机按照两种工艺生产。

一种是HMOS工艺，即高密度短沟道MOS工艺。

另一种是CHMOS工艺，即互补金属氧化物的HMOS工艺。

CHMOS是HMOS和CMOS的结合，既保留了HMOS高速度和高密度的特点，还具有CMOS的低功耗特点。

HMOS芯片的电平与TTL电平兼容，而CHMOS芯片的电平既与TTL电平兼容，又与CMOS电平兼容。

产品型号中凡带有字母“C”的芯片即为CHMOS芯片(如80C51等)，不带字母“C”的芯片即为HMOS芯片(如8051等)。

在功能上，MCS-51系列单片机有基本型和增强型两类，以芯片型号的末位数字来区分，“1”为基本型，“2”为增强型。

如8051/8751/8031、80C51/87C51/80C31为基本型，而8052/8752/8032、80C52/87C52/80C32为增强型。

MCS-51系列单片机在片内程序存储器的配置上有3种形式，即掩膜ROM、EPROM 和片内无程序存储器。

如在基本型中，8051内有4KB的掩膜ROM，8751内有4KB的EPROM，而8031片内无程序存储器，使用时需在单片机外部扩展程序存储器。

另外，属于MCS-51系列的单片机还有8044/8744/8344，这类单片机增加了串行接口单元(SIU)，专门负责串行通信管理，使单片机的组网功能大大增强。

第二章 MCS-51系列单片机结构与工作

第二章 MCS-51系列单片机结构与工作
• （1）地址总线（AB）：地址总线为16位，可寻址范围为 216=64KB。16位地址总线由并口P0经地址锁存器提供低8位地址 （A0至A7）；并口P2直接提供高8位地址（A8至A15）。由于P0口 还要作数据总线，只能分时用作低8位地址线，所以P0输出的低8位 地址必须用锁存器锁存。锁存器的锁存控制信号为ALE输出信号。P2 口具有输出锁存功能，所以不需外加锁存器。 • （2）数据总线（DB）：数据总线为8位，由并口P0提供，用于单片 机与外部存储器和I/O设备之间传送数据。P0口为三态双向口，可以 进行双方向的数据传送。 • （3）控制总线（CB）：由并口P3的第二功能状态和4根独立控制线 RESET、EA、ALE、PSEN组成。
2.3.1运算器 2.3.1运算器
• 4．程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器，用来存储当前指令执行后的状 态，便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• （1）进位标志位C：又名CY，在加法和减法运算时， 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• （8）XTAL2（18脚）：片内振荡电路反向放大器的输出端，采用外 部时钟时该引脚为振荡信号的输入端。 • （9）P0口：P0.0～P0.7依次为第39～32脚，P0口除了可以作普通 的双向I/O口使用外，也可以在访问外部存储器时用作低8位地址线和 数据总线。 • （10）P1口：P1.0～P1.7依次为第1～8脚，P1口是带内部上拉电 阻的双向I/O口，向P1口写入“1” 时，P1口被内部上拉为高电平， 可用作输入口。当作为输出脚时，被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。

第二章.MCS-51单片机结构和原理

第二章.MCS-51单片机结构和原理

* 由于T1的作用，不需外接上拉电阻。
②输入数据
类似于读引线
控制：C=0，MUX下通，与门4输出为0。T1截止，预臵Q=1， T2截止。 P0.X→三态门2→内总线
二、P1口
通用8位准双向端口。 ⑴ 输出：Q→FET（反相）→P1.X
* 有内部上拉电阻，不必外接。
⑵ 输入： 读引线：预臵Q=1，FET截止，P1.X→下三态门→内部总线 读锁存器：Q→上三态门→内部总线
3
ATmega8 RISC,SPEED,power,a/d,spi,i2c,uart,pwm,内时钟 C8051F310 debug,speed,power,ram,外设 PIC16F87X 指令，存储器，外设，a/d
MC68HC908JB16 i/o,usb,mul&div
ADuC812 12bit a/d 凌阳SPCE061A
㈢.P2.0－P2.7：P2端口
⑴.无外存：通用准8位双向I／O口（有内部上拉电阻）
⑵.有外存：地址总线高8位
*EPROM编程时，接收地址高8位
㈣.P3.0－3.7：P3端口
⑴.通用8位准双向I／O口（有内部上拉电阻）
⑵.专用功能：
串行口： P3.0－RXD，接收 P3.1－TXD， 发送 中断申请：P3.2－ INT0 P3.3－INT1 CTC： P3.4－T0 ， CTC0时钟输入 P3.5－T1 ， CTC1时钟输入 读写控制： P3.6－ WR， 外部RAM写 P3.7－ RD， 外部RAM读.
三. I／O接口电路：
并行口：4个8位端口 P0－P3，32根I／O线 串行口：1个
四．CTC：
16位CTC 2个／3个（52）
五.中断功能：

第2章 MCS-51系列单片机的结构及原理

第2章 MCS-51系列单片机的结构及原理

2.3 引脚功能——封装形式
40P6-PDIP
单 片 机 技 术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2

第二章 MCS-51系列单片机的结构和原理

第二章 MCS-51系列单片机的结构和原理

小结：
堆栈是一个“后进先出”的 内部RAM区，在数据进出堆 栈时，SP的值将自动增减， 但始终指向最后进入或即将 弹出数据的单元（即栈顶）
SP当前值
栈 顶
35H 34H 33H 32H 数据进入堆栈称“进栈（压栈）” 31H 数据从堆栈取出称“出栈（弹栈）” 30H
压栈：先SP增1，然后装入数据 出栈：先取出数据，然后SP减1。

三、专用功能寄存器 （特殊功能寄存器）SFR

MCS-51单片机内各种控制 寄存器和状态寄存器都是以 专用功能寄存器（或称特殊 功能寄存器）的形式出现的， 它们的地址分布在80H~FFH 区间。 每个寄存器都有相应的地址， 可以象访问内部RAM一样访 问。 MCS-51共有21个寄存器，只 占80H~FFH中的一部分，PC 除外。
总结§2.2 存储器
一、程序存储器 二、片内数据存储器(分三个区） 三、专用寄存器（特殊功能寄存器） 四、位存储器 五、外部数据存储器
片 内
§2.3 并行输入/输出端口结构
PSW各位定义如下
⑸. OV （PSW.2）溢出标志
当执行算术指令时，由硬件置位或清零，以指示溢出状态。 ①当执行加法或减法指令时有： OV = Cs ㈩ Cp 加法：用Cs和Cp表示有进位 减法：用Cs和Cp表示有借位
②无符号数乘法或除法指令 ：执行结果也会影响OV标志，详 见MUL和DIV指令的说明。
ห้องสมุดไป่ตู้
介绍几个常用SFR
1、累加器 ACC
累加器是一个最常用的专用寄存器。大多数单操作数指令的 操作数取自累加器，很多双操作数指令的一个操作数也 取自累加器
2、B寄存器
在乘除指令中用到了B寄存器，在其它指令中，B寄存器可 以用作计数器或一般RAM单元。

第2章 单片机的内部结构及工作原理

第2章 单片机的内部结构及工作原理

（9）定时器0和定时器1寄存器 TCON：定时器控制寄存器。 TMOD：定时器方式寄存器。 TL0、TH0：定时器0寄存器。 TL1、TH1：定时器1寄存器。 （10）P0～P3端口寄存器 （11）栈指针SP寄存器 栈指针SP寄存器指示出堆栈顶部在内部数据存储器 中的位置。系统复位后，SP初始化为07H，如果不重新 设置，就使得堆栈由08H单元开始。但08H～1FH单元属 于工作寄存器区，所以在程序设计中，最好把SP的值 设置的大一些，一般将堆栈开辟在30H～7FH区域中。 SP的值越小，堆栈容量就越大，但最大为128字节。
专用寄存器（Special Function Registers）也叫特殊功能寄存 器，就是将内部RAM的高128单元作为特殊功能寄存器使用。 其单元地址为80H～FFH。
寄存器 0 F8H F0H E8H E0H D8H D0H C8H C0H B8H B0H A8H A0H 98H 90H
88H 80H
P3口的特殊功能 口的特殊功能
引脚 1（80C52） 2（80C52） 10 11 12 13 14 15 16 17 特殊功能符号 P1.0/ T2 P1.1/ T2 P3.0/ RXD P3.1/ TXD P3.2/ INT0 P3.3/ INT1 P3.4/ T0 P3.5/ T1 P3.6/ WR P3.7/ RD 功能说明 定时/计数器 T2 计数输入端 T2 的捕捉/重新加载的触发输入 串行数据输入端 串行数据输出端 外部中断 0 申请信号 外部中断 1 申请信号 定时/计数器 T0 计数输入端 定时/计数器 T1 计数输入端 外部数据 RAM 写控制信号 外部数据 RAM 读控制信号
单片机引脚
（9）ALE/PROG（30脚）：地址锁存允许信号。 有以下三个作用： 当外接存储器（RAM/ROM）时，ALE（允许地 址锁存）的输出用于锁存地址的低8位。一般 ALE接锁存器的EN端。 当没有外部存储器时，ALE端可输出脉冲信号， 此频率为石英振荡频率的1/6。因此，它可用作 对外部芯片提供输出的时钟，或用于定时的目 的。 （10）（29脚）：外部程序存储器的读选通 信号

第2章 MCS-51单片机

第2章 MCS-51单片机

• 外部数据存储器
在单片机内部数据存储器容量不够的情况下，可 扩展外部数据存储器。 ① 用于存放随机读写的数据。 ② MCS-51外部数据存储器和外部I/O口统一编址。
③ MCS-51最大扩展空间为64KB，地址范围为 0000H~FFFFH。
2.3.5 特殊功能寄存器 MCS-51单片机共有21个字节的特殊功能寄 存器SFR （Special Fuction Register）。 1.用途：
1. 运算器
算术运算：加、减、乘、除、加1、减1、比较 BCD码十进制调整等 逻辑运算：与、或、异或、求反、循环等逻辑操 作 位操作：内部有布尔处理器，它以进位标志位C 为位累加器，用来处理位操作。可对位置 “1” 、对位清零 、位判断等。 操作结果的状态信息送至状态寄存PSW。
2.程序计数器PC 程序计数器PC是16位的寄存器，用来存放即将 要执行的指令地址，可对64KB程序存储器直接寻 址。执行指令时，PC内容的低8位经P0口输出，高 8位经P2口输出。
例：单片机外接晶振频率12MHZ时的各种时序 单位： 振荡周期=1/fosc=1/12MHZ=0.0833us
状态周期=2/fosc=2/12MHZ=0.167us
机器周期=12/fosc=12/12MHZ=1us 指令周期=(1～4)机器周期=1～4us
2.5
复位状态与复位电路
2.5.1 复位状态
各个引脚的功能:
2.2.1 电源引脚 GND：接地端。 Vcc：电源端，接+5V。 2.2.2 时钟信号引脚 XTAL1，XTAL2: 接外部晶体或外部时钟。
2.2.3 控制信号引脚 RST/VPD： ①复位信号输入。 ②接备用电源，VCC掉电后，在低功耗条件下保持内部RAM中 的数据。 PSEN：程序存储器允许。输出读外部程序存储器的选通信号。 ALE/PROG： ①ALE 地址锁存允许。 ALE输出脉冲的频率为振荡频率的 1/6。 ②PROG 对8751单片机片内 EPROM 编程时，引入编程脉冲。 EA/VPP： ① EA =0，单片机只访问外部程序存储器。 EA =1，单片机访问内部程序存储器。 ②在8751片内EPROM编程期间，引入21V编程电源VPP。

2 MCS-51系列单片机的结构和原理

2 MCS-51系列单片机的结构和原理

0023H~002AH
地址去执行程序
串行中断地址区
中断响应后，系统能按中断种类，自动转到各中断区的首
但8个单元难以存下一个完整的中断服务程序， 故一般在中断地址区首地址开始存放一条无条件转移指令
JMP、 AJMP以便中断响应后，通过中断地址区，转到
中断服务程序的实际入口地址去
2.3.4 堆栈操作 堆栈只允许在其一端进行数据插入和数据删除操作的线性表 数据写入堆栈称为插入运算（入栈），PUSH 从堆栈中读出数据称为删除运算（出栈），POP
地址：80H~FFH 存放相应功能部件 的控制命令、状态 或数据 21个专用寄存器
（SFR）
（1）累加器A （Accumulator） 累加器A是8位寄存器，又记做ACC，是一个最常用的专用 寄存器。在算术/逻辑运算中用于存放操作数或结果。
（2）寄存器B 寄存器B 是8位寄存器，是专门为乘除法指令设计的，也 作通用寄存器用。
I/O口P0、P1、P2、P3集数据输入缓冲、数据输出驱动及锁
存等多项功能于一体
• 字节地址为90H，位地址为90H～97H，只作通用I/O口使用. • 由一个数据输出锁存器、两个三态输入缓冲器和输出驱动电 路组成。 内有电阻， 输出时无需 外接上拉电 阻 P1口作输出口 使用时: 内部总线 输出数据给输 出数据锁存器 的输入数据线 D.
1. 芯片封装形式
双列直插式DIP（Dual In line Package） 44引脚方形扁平式QFP（Quad Flat Package）
2. 芯片引脚介绍
1）输入/输出口线 4个8位双向口线
2）ALE 地址锁存控制信号 • 在系统扩展时，用于控制把P0口输出的低8位地址
送入锁存器锁存起来，以实现低位地址和数据的分

第2章 MCS-51单片机的结构和原理

第2章 MCS-51单片机的结构和原理

89C51/S51单 片机 内部结构图
RAM地址 寄存器
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
DSP芯片的诞生及发展对近20年来通信、计算机、控制
等领域的技术发展起到十分重要的作用。
典型的DSP算法
Algorithm Finite Impulse Response Filter Equation
y(n)
a
k 0
M
M
k
x( n k )
Infinite Impulse Response Filter
8051片内有ROM(程序存储器，只能读)和RAM(数据存储器， 可读可写)两类，它们有各自独立的存储地址空间，与一般微机
的存储器配臵方式不同。
8051有四个8位并行接口，即P0-P3．它们都是双向端口，每 个端口各有8条I／O线，均可输入／输出。P0-P3口四个锁存器同 RAM统一编址，可以把I／O口当作一般特殊功能寄存器来寻址
冯· 诺曼（Van Neuman）结构
控制命令 程序存储器 地址线
CPU
数据存储器
数据线
哈佛结构 控制命令 地址线 程序总线 程序存储器
CPU
控制命令 地址线 数据总线
数据存储器
8051／8751／8031芯片的外部引脚和指令系统完全兼容，其 内部结构除ROM／EPROM不同外，其余完全相同。

MCS-51单片机的内部结构

MCS-51单片机的内部结构
作为一般的寄存器用。
整理ppt
6
MCS-51的CPU：运算器 2.寄存器 (3) 程序状态字PSW
➢程序状态字是8位寄存器，用于指示程序运行状态信息。 ➢其中有些位是根据程序执行结果由硬件自动设置的，而 有些位可由用户通过指令方法设定。
PSW中各标志位名称及定义如下：
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 C AC F0 RS1 RS0 OV — P
写操作，但可以通过转移、调用、返回等指令改变 其内容，以实现程序的转移。 ✓ PC的寻址范围为64KB，即地址空间为0000～0FFFFH。
整理ppt
14
MCS-51的CPU：控制器
数据指针DPTR
✓ 数据指针DPTR为16位寄存器，它是MCS—51中 唯一的一个16位寄存器。
✓ DPTR通常在访问外部数据存储器时作为地址指 针使用，寻址范围为64KB。
✓ 编程时，既可按16位寄存器使用，也可作为两 个8位寄存器分开使用。DPH 为DPTR的高八位 寄存器，DPL 为DPTR的低八位寄存器。
1
组1
08~0FH
1
0
组2
10~17H
1
1
组3
18~1FH
整理ppt
10
程序状态字PSW
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 CY AC F0 RS1 RS0 OV — P
OV：溢出标志位
在带符号数（补码数）的加减中，OV=1表示运算的结果 超出了累加器A的八位符号数表示范围（－128～ +127），产生溢出，因此运算结果是错误的。OV=0， 表示未超出表示范围，运算结果正确。
传送、位与、位或等位操作。另外某些控制转移

MCS-51单片机的基本结构与工作原理

MCS-51单片机的基本结构与工作原理
(T0)P34 _(_T_1_)P35 (W__R__)P36 (RD)P37 XTAL2 XTAL1
VSS
(a) 引脚排列
VCC
XTAL
P00(AD0)
P01(AD1) P02(AD2) P03(AD3) P04(AD4) P05(AD5) P06(AD6) P__0_7(AD7) EA /V_P_P____
D1H F1
D0H P
精选ppt
19
运算器
D7H D6H D5H D4H D3H D2H D1H D0H
CY
AC
F0
RS1
RS0
OV
F1
P
• CY(PSW. 7)： 进位标志，在进行加或减运算时，如果操 作结果最高位有进位或借时，CY由硬件置“1”，否则清 “0”。
• AC(PSW.6)： 辅助进位标志（又称半进位），在进行加 或减运算时，低四位数向高四位产生的进位或借位，将由
精选ppt
28
MCS-51单片机的引脚
精选ppt
29
MCS-51单片机的引脚
精选ppt
30
MCS-51单片机的引脚
精选ppt
31
第二章 MCS-51单片机的基本结构与工作原理
2.1 MCS-51单片机的总体结构 2.2 MCS-51单片机的CPU及其特点 2.3 MCS-51单片机的封装与引脚功能 2.4 MCS-51单片机的存储空间 2.5 MCS-51单片机辅助电路及CPU时序 2.6 MCS-51单片机主要硬件资源
• MCS-51系列又分为51和52两个子系列， 并以芯片型号的最末位数字作为标志。其中， 51子系列是基本型，而52子系列则属增强型。 52子系列功能增强的具体方面，从表1-1所列 内容中可以看出：

第2章 MCS-51 单片机组成原理

第2章 MCS-51 单片机组成原理
P0口的输出级的每一位可驱动8个LSTTL门。P0口作通用I/O口时，由于输出级是开漏电路，故用它驱动NMOS电路时需外加上拉电阻；而作地址/数据总线时，无需外接上拉电阻。
P1口～P3口的输出级的每一位可驱动4个LSTTL门。由于它们的输出级内部有上拉电阻，因此组成系统时无需外加上拉电阻。
2、作分时复用的地址/数据总线
2.5.2 P1口
P1口是一个专用的8位准双向I/O口，只具有通用输入/输出口功能，每一位都能设定为输入或输出，它的位结构如图2-7（b）所示。
2.5.3 P2口
P2口是一个8位准双向I/O口，具有两种功能。一是作通用I/O口用，与P1口相同。二是作扩展系统的高8位地址总线。输出高8位地址，与P0口一起组成16位地址总线。它的位结构如图2-7（c）所示。
2、程序计数器PC
程序计数器PC的功能与普通微机相同，它用来存放CPU执行的下一条指令的地址。当一条指令按照PC所指的地址从程序存储器中取出后，PC会自动加1，指向下一条指令。程序计数器PC是一个16位的寄存器，可寻址64KB的程序存储器空间。
3、堆栈指针SP
4、数据指针寄存器DPTR
2、特殊功能寄存器SFR（又称专用寄存器）
这21个特殊功能寄存器详情见表2-2。
这21个特殊功能寄存器中，有11个寄存器具有位寻址功能，即寄存器中的每位都具有位地址，可以按位寻址。11个寄存器的位地址如图2-3所示。
2.3 MCS-51单片机存储器
2.3.1 程序存储器
2.2.3 工作寄存器和特殊功能寄存器
1、工作寄存器
MCS-51有32个工作寄存器，分为四个区（或组）每个区为8个寄存器R0、R1、R2、R3、R4、R5、R6、R7，每一时刻只有一个区工作。由PSW寄存器中的RS1、RS0的值来决定当前的工作区：
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

串行 I/O
中 断 源
8031 80C31 8032 80C32
8051 80C51
(4K字节)
8751 87C51
(4K字节)
2x16
4x8位
1
5
8052 80C52
(8K字节)
8752 87C52
(8K字节)
256 字节
3x16
4x8位
1
6
ATEML 89C系列 (常用型)
1051(1K)/ 2051(2K)/ 4051(4K) （20条 RST
1k
+5V Vcc 10uF RST 10k GND GND
10k
上电复位
上电+按钮复位
简单复位电路
程序运行监视复位
程序运行监视复位通常是由各种类型
的程序监视定时器WDT（Watchdog Timer）俗称为“看门狗”实现。 WDT可保证程序非正常运行（如程序 “飞逸”、“死机”）时，能及时进 入复位状态，恢复程序正常运行。
“看门狗”工作原理：
在规定时间内必须至少“喂狗”一次，即
复位“看门狗”。否则“看门狗”电路将 复位单片机。
实现： 可在软件的合适地方加一条“喂狗”指令，
使看门狗的定时时间永远达不到预置。
WDT通常有几种实现方法供用户选择：
1）单片机内部带有的WDT功能单元
（如：S51）
2 ）选择μP （microprocessor）监视控制
128
2
15
1
5
89C51(4K)/ 89C52(8K) （40条引脚DIP封装）
128/ 256
2/3
32
1
5/6
一、MCS-51内部结构
外部时钟
时钟电路
ROM 4KB
RAM 128
计数器/定时器
8051 CPU 控制逻辑 可编程 I/O口 可编程全 双工串行口
外部中断
并行口
串行通信
图2-1
8051的功能部件图
工作原理、引脚功能、工作方式、时序和最小 应用系统
本章要点：
掌握
MCS-51单片机的内部结构、存储器结构 、
PSW特殊功能寄存器的使用、引脚功能、最小 应用系统的设计；
了解
工作时序及工作方式。
第一节 内部结构和引脚功能
教学内容：
一、MCS-51单片机内部结构 二、CPU
二 、 CPU

主要功能：产生各种控制信号，去控制存储 器、输入／输出端口的数据传送、数据的算 术运算、逻辑运算以及位操作处理等。
（一）运算器
组成：运算器由算术逻运算部件ALU、累加 器Acc、暂存器、程序状态字寄存器PSW、 BCD码运算调整电路等组成 。 对数据完成算术运算，逻辑运算、循环移位、 位处理。
程电源输入端。
低电平有效， 片内无ROM时必须接地； 片内有ROM时可以接高电平 ，也可以接低电平；
接低电平时，只访问片外ROM，接高电平时，访问片内
ROM，超范围时，访问片外ROM
对S51/S52单片机，若不扩展ROM，/EA要接+5V

对片内ROM编程时编程正电源加到此端。 （指并行编程模式）
（3）RST/VPD(9脚)、ALE/PROG (30脚) 、
EA/Vpp (31脚) 、PSEN (29脚)控制信号引脚。
RST/VPD：复位（正脉冲有效）/备用电源引脚
复位使单片机进入某种确定的初始状态
退出处于节电工作方式的停顿状态、退出一 Vcc掉电期间，此引脚可接备用电源，能保
PSEN（29脚）：
寻址外部程序存储器时选通外部EPROM的读控
制端（OE），低电平有效。
D0-D7 P0.0-P0.7 ALE EA 8D G OE 8Q A0-A7
PSEN
P2.0-P2.4 单片机 锁存器 74LS373
OE
A8-A12
CE
EPROM
I/O无固定上拉电阻， 口引脚 有 两 个 MOS 管 串 接 。
P3.7： RD ，片外数据存储器或I/O端口读选通。
小结
1、单片机的引脚
电源引脚：Vcc（40）、 GND（20）
XTAL1（19）、 XTAL2（18） 控制引脚： RST/VPD(9)、ALE/PROG (30) 、
EA/Vpp (31) 、PSEN (29) 输入输出引脚：P0、P1、P2、P3
三、输入／输出端口结构
四、端口负载能力和接口要求
五、MCS-5l引脚及功能
MCS-51系列单片机配置一览表
片内存储器（字节） 系列 无 Intel MCS-51 子系列 Intel MCS-52 子系列
片内ROM
有ROM 有EPROM
片内 RAM 128 字节
定时器 计数器
并行 I/O
AJMP MAIN ;启动看门狗 MAIN: MOV 0A6H, #01EH ; 先送1E MOV0A6H, #0E1H ; 后送E1 ;主程序 START:

.....
ACALL WDT ; 调用复位看门狗子程序 .... AJMP START ; 主程序******** ;复位看门狗子程序 WDT: MOV 0A6H, #01EH ; 先送1E MOV 0A6H, #0E1H ; 后送E1 RET END
2、常用的复位电路、控制引脚的功能
四 MCS-51存储器的结构

MCS-51单片机存储器采用的是哈佛结构， 即程序存储器空间和数据存储器空间是分开的。
4个存储空间： 8051在逻辑结构（用户角度） 有5个存储空间： 特殊功能寄存器 片内程序存储器 片外程序存储器 片内数据存储器 片外数据存储器
Tol：电源检测选择端 Tol接地，电源电压跌至4.75V以下产生复位信号 Tol接VCC，电源电压跌至4.5V以下产生复位信号 看门狗定时器定时时间设置
TD 引脚连接至 地（GND） 悬空 定时时间 150ms 600ms
电源（Vcc）
1200ms
注意：保证看门狗定时器计数溢出前复位看 门狗定时器定时时间
2. 程序存储器与数据存储器在使用上的严格区分
程序存储器存放指令及常数表格，其操作指令不
分片内与片外。
数据存储器存放数据，访问片内与片外的指令是
不同的。 3. 位地址共有2个区域。 一个为 20H-2FH 单元中 128 位 , 另一个为 SFR 中被 8 整除的字节地址单元中的位. 4. 片外数据存储区中，RAM存储单元与MCS-51外扩的 I/O口是统一编址的。因此，应用系统中所有外围I/O

注意事项：
1． 89S51的看门狗必须由程序激活后才开始工
作。所以必须保证CPU有可靠的上电复位。否则 看门狗也无法工作。
2． 看门狗使用的是CPU的晶振。在晶振停振的
时候看门狗也无效。
3． 89S51只有14位计数器。在16383个机器周
期内必须至少喂狗一次。而且这个时间是固定的， 无法更改。当晶振为12M时每16个毫秒需喂狗一 次。
注意：准双向口与双向口的差别。准双向口仅有两 个状态。而P0口作为总线使用，口线内无上拉电阻，
处于高阻“悬浮”态。故P0口为双向三态I/O口。
为什么P0口要有高阻“悬浮”态？
准双向I/O口则无高阻的“悬浮”状态。
另外，准双向口作通用I/O的输入口使用时，一定 要向该口先写入“1”。
· P3第二功能：
第二章
MCS-51单片机的内部结构及 工作原理
MCS-51单片机的基本结构及工作原理
§
§ § § §
2-1 MCS－51单片机的内部结构和引脚功能
2-2 MCS－51的存储器结构和配置 2-3 并行I/O口结构及工作原理 2-4 时钟电路与时序电路 2-5 复位电路
主要内容
MCS-51系列单片机的内部结构、存储器结构、
（二）控制器
组成：由程序计数器 PC、指令寄存器、指令 译码器、定时控制与条件转移逻辑电路等组成。 功能：对来自存储器中的指令进行译码，通 过定时控制电路，在规定的时刻发出各种操作 所需的全部内部和外部控制信号，协调各功能 元件的工作，完成指令所规定的功能。
1．程序计数器PC(Program Counter) 一个16位的专用寄存器，用来存放下一 条指令的地址。它具有自动加1的功能。 特点： ▼它是16位的按机器周期自动加1计数器 ▼总指向下一条指令所在首地址(当前PC值) ▼一切分支/跳转/调用/中断/复位 等操作 的本质就是:改变 PC 值
ALE/PROG（下降沿有效）（30脚）:
地址锁存允许/编程脉冲输入端。
P0口寻址外部低8位地址时接外部锁存器 74ls373的G端； ALE端平时会输出周期正脉冲： f fosc/6 ； 对片内ROM编程时编程脉冲由此端加入。

（指并行编程模式）
EA/Vpp（31脚）: 寻址外部ROM控制端 / 编
89S51看门狗功能的使用方法
在ATMEL的89S51系列的89S51与89C51功
能相同，指令兼容。 89S51比89C51增加了 一个看门狗功能。
要激活AT89S51/52的看门狗功能，只需依
次向WDTRST寄存器（SFR地址为0A6H ） 单元送入#01EH和#0E1H即可，使看门狗定 时计数器工作。
切程序进程、退出程序的死循环，从头开始。 护片内RAM中的内容不丢失。
无论是HMOS型还是CHMOS型的单片机，
在振荡器正在运行的情况下，复位是靠在 RST引脚上施加持续2个机器周期的高电平 来实现的。
MCS-51单片机通常采用的简单复位电路有：
上电自动复位、外部脉冲复位、上电+按钮 电平复位、程序运行监视复位等方式。