数字电路ch04

格式：ppt
大小：5.50 MB
文档页数：129

下载文档原格式

ch04-时序逻辑电路建模

E
CP CP
4
4.1 锁存器
4.1.1 基本SR锁存器
4.1.2 门控D锁存器 4.1.3门控D锁存器的Verilog HDL建模
5
4.1.1 基本SR锁存器
1. 用与非门构成的基本SR锁存器
、
1 0
S
G1 Q
S R
S R
国标逻辑符号
Q Q
1 0
R G2
Q
方框外侧输入端的小圆圈和信号名称上面的小横线均表示输入信号是低电平有效的，同时为了区别，这种锁存器有时也称为基本 S R 锁存器。
31
4.3.1 D触发器的逻辑功能
2. 特性表 D 0 0 1 1
3. 特性方程
Qn 0 1 0 1
Qn+1 = D
D=1
Qn+1 0 0 1 1
4. 状态图
D=0
0
D=0
32
1
D=1
4.3.1 D触发器的逻辑功能
由以上分析可以看出，当D=0时，D触发器的下一状态将被臵0 （Qn+1=0）；当D=1时，下一状态将被臵1 （Qn+1=1）.在脉冲的两个触发沿之间，触发器状态保持不变，即存储1位二进制数。
行。
28
边沿触发事件
在always后面的边沿触发事件中，有一个事件必须是时钟事件，还可以有多个异步触发事件，多个触发事件之间用关键词 or 进行连接，例如，语句
always @(posedge CP or negedge Rd_ or negedge Sd_)
在Verilog 2001标准中，可以使用逗号来代替or。例如，
30
4.3.1 D触发器的逻辑功能
1. D触发器的逻辑符号

数字电路知识点总结

数字电路知识点总结一、数字电路基础1. 数字信号与模拟信号- 数字信号：离散的电压级别表示信息，通常为二进制。

- 模拟信号：连续变化的电压或电流表示信息。

2. 二进制系统- 基数：2。

- 权重：2的幂次方。

- 转换：二进制与十进制、十六进制之间的转换。

3. 逻辑电平- 高电平（1）与低电平（0）。

- 噪声容限。

4. 逻辑门- 基本逻辑门：与（AND）、或（OR）、非（NOT）、异或（XOR）。

- 复合逻辑门：与非（NAND）、或非（NOR）、异或非（XNOR）。

二、组合逻辑1. 逻辑门电路- 基本逻辑门的实现与应用。

- 标准逻辑系列：TTL、CMOS。

2. 布尔代数- 基本运算：与、或、非。

- 逻辑公式的简化。

3. 多级组合电路- 级联逻辑门。

- 编码器、解码器。

- 多路复用器、解复用器。

- 算术逻辑单元（ALU）。

4. 逻辑函数的表示- 真值表。

- 逻辑表达式。

- 卡诺图。

三、时序逻辑1. 触发器- SR触发器（置位/复位）。

- D触发器。

- JK触发器。

- T触发器。

2. 时序逻辑电路- 寄存器。

- 计数器。

- 有限状态机（FSM）。

3. 存储器- 随机存取存储器（RAM）。

- 只读存储器（ROM）。

- 闪存（Flash）。

4. 时钟与同步- 时钟信号的重要性。

- 同步电路与异步电路。

四、数字系统设计1. 设计流程- 需求分析。

- 概念设计。

- 逻辑设计。

- 物理设计。

2. 硬件描述语言（HDL）- VHDL与Verilog。

- 模块化设计。

- 测试与验证。

3. 集成电路（IC）- 集成电路分类：SSI、MSI、LSI、VLSI。

- 集成电路设计流程。

4. 系统级集成- 系统芯片（SoC）。

- 嵌入式系统。

- 多核处理器。

五、数字电路应用1. 计算机系统- 中央处理单元（CPU）。

- 输入/输出接口。

2. 通信系统- 数字信号处理（DSP）。

- 通信协议。

- 网络通信。

3. 消费电子产品- 音频/视频设备。

74hc04工作原理

74hc04工作原理英文回答：The 74HC04 is a hex inverter gate, meaning that it has six independent inverters in a single package. Eachinverter takes a digital input signal and outputs the inverted (opposite) value. A logic inverter is a fundamental building block in digital logic circuits and performs the basic NOT operation.The 74HC04 is a TTL (Transistor-Transistor Logic) device, which means that it uses bipolar transistors to implement the logic functions. It is a member of the 74HC series, which is a high-speed CMOS (Complementary Metal-Oxide Semiconductor) family. CMOS devices are known for their low power consumption, high speed, and wide operating voltage range.The 74HC04 is a popular choice for inverting signals in a variety of applications, including:Logic level conversion.Signal conditioning.Buffering.Oscillator circuits.Switching circuits.The device is available in a variety of package options, including DIP (Dual In-Line Package), SOIC (Small Outline Integrated Circuit), and TSSOP (Thin Shrink Small Outline Package).中文回答：74HC04的工作原理。

数字电路_Ch04_布尔代数和逻辑化简

13
4.2 布尔代数的定理和法则
4.2.2 布尔代数法则
法则5：A + A = A
14
4.2 布尔代数的定理和法则
4.2.2 布尔代数法则
法则6：A + A’ = 1
15
4.2 布尔代数的定理和法则
4.2.2 布尔代数法则
法则7：A•A = A
16
4.2 布尔代数的定理和法则
4.2.2 布尔代数法则
例 4.12 (pp 103)
39
4.6 布尔表达式的标准形式
4.6.3 最小项(标准乘积项)之和的形式
最小项(标准乘积项)之和: 表达式的每一个乘积项都包含该表达式域中的所有变量
最小项之和表达式应用于
• 构建真值表 • 卡诺图中的化简
40
4.6 布尔表达式的标准形式
4.6.3 最小项(标准乘积项)之和的形式
4.6.6 把最小项之和转换为最大项之积
例 4.17 把下面的最小项之和表达式转换为等价的最大项之积表达式
ABC ABC ABC ABC ABC
( A B C )( A B C )( A B C )
51
4.7 布尔表达式和真值表
4.7.1
把乘积项之和表达式转换为真值表的形式
23
4.3 狄摩根定理
狄摩根定理
第二个定理：
变量之和的反码等于变量反码的乘积
对两个一上变量进行或运算之后的反码等于单个变量反码再进行与运算的结果
24
4.3 狄摩根定理
狄摩根定理
25
4.3 狄摩根定理
狄摩根定理
例 4.3 摩根定理应用于 XYZ and X Y Z

ch04(监测与诊断系统)解读

11
12
B）放大器和预处理器放大器和预处理器用来调整由传感器输出的电信号的大小和输出阻抗等。
C） A／D接口板 A／D接口板主要功能是将信号从连续量变为一个个的离散数字量。A／D接口板可以同时完成对多路信号的转换(采样 )。 D）开关量板用于离散信号。 E）微型计算机计算机是监测与诊断系统的心脏，负责完成信号的接收、储存、转换和控制等工作。还可以将信号及分析处理结果显示和打印出来。
27
例2：风机在线监测系统
28
《易》曰：天道亏盈而益谦，地道变盈而流谦。
风机一般有大直径的转子，以700一900r／m的转速支承在结构钢或混凝土地基架座上的轴承中运转。一般，这类风机的主要故障是由于不均匀的结垢或沉结材料跌落引起的不平衡和不同轴。其全部特征是在运转频率附近的振动变化。在这种系统中，为显示轴运动，在各个轴承上装了测振传感器。用一台双通道电荷故大器对两个传惑器输出信号予以放大。经滤波器滤波后将信号送入微机系统。两个轴承的温度监测由铜电阻为敏感元件构成的传感器来完成。并通过放大器将信号送入微机。微机通过振动信号和温度信号的变化而识别风机的运转状态。
13
F）磁带记录仪用磁带记录仪定期到现场记录信号，然后带回来重放并进行分析。便于离线分析。
G）示波器
H）滤波器由传感器输出的振动信号中包含的频率成分比较复杂，频率范围也较宽，但有些频率成分是我们不感兴趣的，如高频噪声干扰信号。因此要用滤波器对传感器输出的信号“过滤”，除掉一些我们不感兴趣的频率成分，然后送入计算机处理。
14
（2）数据采集系统的工作步骤 A）组态组态即选定被监测对象，选定测点，确定巡检的路线和周期，确定测量参数，并把这些信息输入计算机。 B）巡检准备巡检之前把数据采集系统与计算机联接起来，使用相应的软件使采集系统处于准备状态，使内存清零，把采集系统的时钟与计算机时钟对准，标定准确的采祥时间。把巡检路线和测点参数等组态信息输入采集系统。

ch04 16位微处理器的外部特性

4.3.1 最小模式下的微处理器子系统
8084A CLK RESET READY MN/MX ALE BHE A19~A16 AD15~AD0 +5V STB 地址锁存器 8282 （三片）地址总线
时钟发生器/ 驱动器
8位通用数据锁存器，分流 20位地址信息。
8位双向数据缓冲器，分流数据。

思考：

如果（DS)=2000H, （SS)=3000H, （BX）=1000H，存储器速度足够块。则8086在指令“MOV AX, [BX+2]”的取源操作数阶段需要几个总线周期，在每个总线周期的各个T状态下不同引脚的信号值或编码组合分别是什么？在取目的操作数时有没有总线操作？
2、最小模式下的总线写操作
指在最小模式或者最大模式下作用都相同的控制类引脚方向作用备注
引脚信号名称 RD
读控制三态低电平有效，表示处读取对象为存储器输出理器从外部读取信息或外设
高字节数据允许/ 状态复用就绪
BHE/S7
READY INTR
输出当用作前者时，低电分时复用
平表示高8位数据线有效，否则无效。当用作后者时，作用未定义
第 4章
16位微处理器的外部特性
4.1 8086/8088的外部特性
4.1.1 8086/8088的工作模式
最小模式：指在系统中只有 8086/8088一个微处理器，系统中的所有总线控制信号都直接由8086/8088产生，因此整个系统中的控制线路最简单。这种工作模式称为最小模式。最大模式：是相对于最小模式而言的，指系统中含有两个或两个以上微处理器，其中一个就是8086/8088为主处理器，其它都是协处理器。系统总线中的控制信号由外部器件对微处理器的某些引脚信号经过译码后得到。注意： 1. 如何控制最小/最大模式？ 2. 不同模式下，部分引脚的名称与作用不同。

CH04-ALL华中科技大学模电课件4

实现这一传输过程的两个条件是：
（1）内部条件：发射区杂质浓度远大于基区杂质浓度，且基区很薄。
（2）外部条件：发射结正向偏置，集电结反向偏置。
4.1.3 BJT的V-I 特性曲线
1. 输入特性曲线
（以共射极放大电路为例）
iB=f(vBE) vCE=const.
(1) 当vCE=0V时，相当于发射结的正向伏安特性曲线。 (2) 当vCE≥1V时， vCB= vCE - vBE>0，集电结已进入反偏状态，开始收集电子，基区复合减少，同样的vBE下 IB减小，特性曲线右移。
输入信号vi＝0时，放大电路的工作状态称为静态或直流工作状态。
IBQ
VBB
VB EQ Rb
ICQ βIBQ ICEO βIBQ
VCEQ=VCC－ICQRc
直流通路
4.2.2 基本共射极放大电路的工作原理
2. 动态输入正弦信号vs后，电路
将处在动态工作情况。此时， BJT各极电流及电压都将在静态值的基础上随输入信号作相应的变化。
缺点：不能分析工作频率较高时的电路工作状态，也不能用来分
析放大电路的输入电阻、输出电阻等动态性能指标。
4.3.2 小信号模型分析法
1. BJT的H参数及小信号模型
建立小信号模型的意义
由于三极管是非线性器件，这样就使得放大电路的分析非常困难。建立小信号模型，就是将非线性器件做线性化处理，从而简化放大电路的分析和设计。
h oe
iC vCE
IBQ
输入端交流开路时的输出电导。
四个参数量纲各不相同，故称为混合参数（H参数）。
1. BJT的H参数及小信号模型
• H参数小信号模型
根据
vbe= hieib+ hrevce ic= hfeib+ hoevce

数字电子技术：ch04-4 若干典型的组合逻辑电路

(1) 4线─2线普通二进制编码器 (设计)
（a）逻辑框图
（2）逻辑功能表
4 输入
I0 I1
Y0
I2 Y1
二进制码
I3
输出
Y1 I 0 I1 I 2 I 3 I 0 I1 I 2 I 3
Y0 I0 I1 I 2 I 3 I0 I1 I 2 I 3
I0 I1 I2 I3 Y1 Y0 1 0 0 0 00 0 1 0 0 01 0 0 1 0 10 0 0 0 1 11
1 1 0 1 1 1 1 1 1 1 0 010 1
1 0 1 1 1 1 1 1 1 1 0 001 1 0 1 1 1 1 1 1 1 1 1 0 000 1
该编码器为输入低电平有效，输出高电平有效，GS为标志位。
3. 优先编码器
优先编码器的提出：
实际应用中，经常有两个或更多输入编码信号同时有效。
Y 0 A2 A1 A0 Y 1 A2 A1 A0 Y 2 A2 A1 A0 Y 3 A2 A1 A0
Y 4 A2 A1 A0 Y 5 A2 A1 A0 Y 6 A2 A1 A0 Y 7 A2 A1 A0
输
入
输
出
E3 E 2 E 1 A2 A1 A0 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
（1）列出功能表
输入
输出
（2）写出逻辑表达式
I0 I1 I2 I3 Y1 Y0 1 000 0 0 ×100 0 1
Y1 = I2I3 +I3 Y0 = I1I2 I3 + I3
××1 0 1 0 ×××1 1 1
（3）画出逻辑电路（略）
低
高
2 典型编码器电路

组合逻辑电路ch04a

使用逻辑运算符（如与、或、非）来描述输入与输出之间的逻辑关系。
应用领域及重要性
应用领域
组合逻辑电路广泛应用于计算机、通信、控制等领域，如加法器、减法器、编码器、解码器等都是典型的组合逻辑电路。
重要性
组合逻辑电路是数字电路的基础，其设计和分析方法对于理解数字系统的工作原理以及构建更复杂的数字系统具有重要意义。同时，随着集成电路技术的发展，组合逻辑电路在性能和集成度方面不断提高，为现代电子技术的发展提供了有力支持。
封装和引脚符合布局要求
芯片的封装和引脚应与电路板布局相匹配。
性能稳定可靠
选择经过验证、性能稳定的芯片。
成本和供货情况
考虑芯片的成本和供货情况，选择性价比高的芯片。
印刷电路板布局布线注意事项
布局合理
布线简洁明了
电源和地线处理
考虑电磁兼容性
元件布局应符合电路功能，方便信号传输和散
热。
避免过长、过细的走线，减少信号干扰和串扰。
功耗优化
电磁兼容性优化
采用低功耗元器件和设计方法，降低电路的功耗和温升，提高电路的能效比和可靠性。
通过合理的布局和布线设计，降低电路中的电磁干扰和辐射，提高电路的电磁兼容性。
05 组合逻辑电路实现技术
TTL和CMOS技术特点比较
TTL（晶体管-晶体管逻辑）技术
较高的噪声容限和抗干扰能力。
列出真值表
根据化简后的逻辑表达式，列出相应的真值表，以便进一步分析电路功能。
逻辑功能分析
根据真值表分析电路的逻辑功能，判断是否符合设计要求。
图形化工具应用技巧
选择合适的图形化工具
如Karnaugh图（K-map）、逻辑电路图等，根据实际需求选择合适的工具。

ch004

应的特解表示形式。
表4-1 常用激励信号所对应的特解表示式形式
f (n ) a n( a 不是差分方程的特征根) a n( a 是差分方程的特征根) nk
a n nk
sin(n 0 ) 或 cos(n 0 )
y p (n )
Aan Anan
Ak nk Ak 1nk 1 L A n A0 1
b0 y(n) b1 y(n 1) a0 x(n) a1 x(n 1)
这是一阶后向差分方程。由以上例题可知线性时不变离散系统是由常系数差分方程描述的。在差分方程中构成方程的各项包含有未知离散变量的y(n)，以及y(n+1)、
y(n+2)、… 、 y(n-1)、y(n-2)；以及已知离散变量x(n)、x(n-1) …。
an ( Ak nk Ak 1nk 1 L A1n A0 )
A cos(n 0 ) A2 sin(n 0 ) 1
a n A cos(n 0 ) A2 sin(n 0 ) 1
a n sin(n 0 ) 或 a n cos(n 0 )
得到齐次解的表示式和特解后，将两者相加可得全解的表示式。
b 、当特征根 r 是 k 阶重根时，齐次解的形式为
yh (n) C1r n C2 nr n L Ck nk 1r n
c 、当特征根是共轭复根 r a jb e ，r2 a jb e 1
n n 齐次解的形式为 yh (n) C1 cos(n 0 ) C2 sin(n 0 )
这是一阶前向差分方程，与后向差分方程形式相比较, 仅是输出信号的输出端不同。前者是从延时器的输入端取出，后者是从延时的输出端取出。

ch04-电感1

)
1
L0 0
L1 L0 0
1
1
( )
0
0
L
0
3
当 0
1时，
L1
L0
0
0
2
0
3
......
忽略高次项： L1 L0 0
S L L0
0
动态测量范围：0.001 ~ 1mm
衔铁上移 , 0
L2
L2
L0
0 AW 2 2( 0
（3）传感器在轨道上的安装方式。
（4）如何判断行进方向？
（5）如何给出道岔段占用情况的判别？
（6）如何排除其他金属物的干扰？
（7）给出股道占用的合理算法？
27
3
......
L2
L01
0
0
2
0
3
......
L
L2 L1
2L0
3
5
......
0 0 0
2L0 0
忽略高次项：S L 2L0 提高一倍
0
5
3、螺管式自感传感器
L 4AW 2 107 (H )
l
特点：测量范围大，数百毫米，灵敏度低，大量程直线位移。
VCC（4.75V ~ 30V） 11
C3 9
13
12 L C1
2 43 RP1 RP2 C 2
7 5
1
6
21
四、应用举例
1、生产中测量产品的长度
每个脉冲对应的长度： L0 D / N
被测物总长度：L M L0
22
2、生产线工件的计数
3、机械手的限位
23
4、生产工件加工定位

CH04-4稳定问题

vi = ib rbe + ie Re = ib rbe + ib (1 + β ) Re
vo β ⋅ ( Rc // RL ) − β ⋅ ib ( Rc // RL ) = =− 电压增益：电压增益： Av = vi ib [rbe + (1 + β ) Re ] rbe + (1 + β ) Re
β↑
参数随温度的变化，都会使集电极静态电流参数随温度的变化，都会使集电极静态电流ICQ随温度升高而增加（从而使Q点随温度变化点随温度变化。高而增加（ICQ= β IBQ+ ICEO），从而使点随温度变化。
4.4.2 射极偏置电路
1. 基极分压式射极偏置电路
（1）稳定工作点原理
目标：温度变化时，目标：温度变化时，使维持恒定。 IC维持恒定。如果温度变化时，如果温度变化时，b点电位能基本不变，则可实现静态工作点的稳定。态工作点的稳定。
（2）放大电路指标分析 ②电压增益
<A>画小信号等效电路 <A>画小信号等效电路 <B>确定模型参数 <B>确定模型参数已知， β已知，求r
be
rbe ≈ 200Ω + (1 + β )
26( mV ) I EQ ( mA )
<C>增益 <C>增益输出回路：输出回路： vo = − β ⋅ ib ( Rc // RL ) 输入回路：输入回路：
三极管小信号简化模型
4.3 小信号模型分析法
二、用小信号模型分析共射放大电路
1.画出小信号等效电路画出小信号等效电路画出
方法：1）电容短路、电源短路； 2）三极管用小信号模型代替； 3）用相量表示电压和电流。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

Z AC A C AC A C
0
1
1
0
1
0
1
1 1
0
1 1
1
0 1
0 0 0 0 1 1 1 1
0 0
1 1 1 1 0 0
0 1 0 1 1 0 1 0
3、确定电路逻辑功能这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。
L2 I 0 I 1 I 2
I0 I1
1 & 1
L
0
L1
1 I2
&
1 & 1 L
2
例2 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。解：(1) 明确逻辑功能，列出真值表。设输入变量为G3、G2、G1、G0为格雷码，输出变量B3、B2、B1和B0为自然二进制码。当输入格雷码按照从0到15递增排序时，
输入
I0 I1 I2 L0
输出
L1 L2
L0 = I0
L1 I 0 I 1
L2 I 0 I 1 I 2
0 1 0 0
0
× 1
0
× × 1
0
0 1 0 0
0 0 1 0
0 0 0 1
2、根据真值表写出各输出逻辑表达式。
L1 I 0 I 1 L2 I 0 I 1 I 2 3、根据要求将上式变换为与非形式
1、)编码器 (Encoder)的概念与分类
编码器的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。如BCD编码器：将10个编码输入信号分别编成10个4位码输出。如8线-3线编码器：将8个输入的信号分别编成 8个3位二进制数码输出。
1、)编码器 (Encoder)的概念与分类编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优
B2 G3 G2 G3 G2
B1 0 1 0 G3 1 0 1 0 1 B0 1 0 1 0
G1 1 0 1 0 G2
B0 0 1 0 G3 1 1 0 1 0 G0 0 1 0 1
G1 1 0 1 0 G2
B1 G3 G2 G1 G3 G2 G1 G3 G2 G1 G G G 3 2 1 ( G3 G2 G G ) G G G G G ) G 3 2 1 3 2 3 2 1 G3 G2 G1 B0 G3 G2 G1 G0
2、化简和变换逻辑表达式； 3、列出真值表； 4、根据真值表或逻辑表达式，经分析最后确定其功能。
三、组合逻辑电路的分析举例例1 分析如图所示逻辑电路的功能。
A B C
=1
Z =1 L
1.根据逻辑图写出输出函数的逻辑表达式解： L Z C A B C Z A B 0 0 0 0 ( A B) C
3.学会阅读MSI器件的功能表，并能根据设计要求完成
电路的正确连接。
4.掌握可编程逻辑器件的表示方法,会用PLD实现
组合逻辑电路
序
A B C = 1 Z
关于组合逻辑电路
组合逻辑电路的一般框图
= 1 L2
A1 A2
L1
L1 L2 Lm
结构特征: 1、输出、输入之间没有反馈延迟通路， 2、不含记忆单元
Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
工作特征: 组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。

组合逻辑电路
An
4.1 组合逻辑电路分析
一. 组合逻辑电路分析根据已知逻辑电路，经分析确定电路的的逻辑功能。二. 组合逻辑电路的分析步骤： 1、由逻辑图写出各输出端的逻辑表达式；
4 组合逻辑电路
4.1组合逻辑电路的分析 4.2组合逻辑电路的设计
4.3组合逻辑电路中的竞争和冒险 4.4.6用Verilog HDL描述组合逻辑电路
教学基本要求
1.熟练掌握组合逻辑电路的分析方法和设计方法 2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；
4.3.2 消去竞争冒险的方法
1. 发现并消除互补变量 L
A B 1 C & L
( A B )( A C )
B = C = 0时
F AA
可能出现竞争冒险。
为消掉AA，变换逻辑函数式为
F AC A B BC
2. 增加乘积项,避免互补项相加
L AC B C
A & AC ≥1
4 输入
Y1 Y0
I1 I2 I3
1
0
Y1 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 Y0 I 0 I1 I 2 I 3 I 0 I1 I 2 I 3
编码器的输入为高电平有效。
Y1 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 Y0 I 0 I1 I 2 I 3 I 0 I1 I 2 I 3
5、画出逻辑图。
例1
某火车站有特快、直快和慢车三种类型的客运列车进出，
试用两输入与非门和反相器设计一个指示列车等待进站的逻
辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二
A B C
0 0 0 1 1 0 0 1
L (A B C)
0 1 1
2. 列写真值表。 3. 确定逻辑功能：
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
1
1 1 0 0
0
1 0 0 1
输入变量的取值中有奇数个1时，L为1，否则L为0, 电路具有为奇校验功能。
如要实现偶校验，电路应做何改变？
I0 I1 I2 I3 1 1 & ≥ & 1 Y1
1 1
& ≥ & 1 Y0
该电路是否可以再简化？
(2.) 键盘输入8421BCD码编码器（分析）
VCC 1kΩ × 10 S0 0 S1 1 2 3 4 S3 S4 S5 & & S2 ≥1 D & GS
使能标志
编码输入
5 6 7 S8 8 S9 9 S6 S7
，
当A=B=1时
L C C
L
C B
1 & BC
L AC B C L AC B C AB
L BC 00 A 0 0 1 0
01 0 1
11 0 1
10 1 1
当A=B=1时，根据逻辑表达式有
L C C 1
AB
3. 输出端并联电容器如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。
号灯亮。当特快和直快均没有请求，
而慢车有请求时，三号灯亮。
解：1、逻辑抽象。输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号: L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。 (2) 写出各输出逻辑表达式。根据题意列出真值表
(3) 根据逻辑表达式，画出逻辑图
G3 =1 G2 =1 G1 =1 G0
B3 B2 B1 B0
4.3 组合逻辑电路中的竞争冒险
4.3.1 产生的竞争冒险的原因 4.3.2 消去竞争冒险的方法
4.3 组合逻辑电路中的竞争冒险
4.3.1 产生的竞争冒险的原因
不考虑门的延时时间
L A B 1
0 1 0 0
0 1 1 1
1 0 0 0
1 1 1 1
(2) 画出各输出函数的卡诺图，并化简和变换。
B3 0 0 1 G3 1 0 0 1 1 G0 0 0 1 1 G1 0 0 1 1 G2 G3 B2 0 1 0 1 0 1 0 1 G0 0 1 0 1 G1 0 1 0 1 G2
B3 G3
例2 试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。
X=A
A 1 B 1 & C 1 & & Z & & & Y X
Y AB A B
Z AC A C
2、列写真值表
A B
真值表
C X Y Z
X=A
0
0 0
0
0 1
0
1 0
Y AB A B AB A B
L AA 0
考虑门的延时时间,当A=0 B=1
C
C
AC
BC
L
竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。冒险:两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲的现象。
L0 = I0
真值表输入 I0 0 1 I1 0 × 1 0 I2 0 × L0 0 1 输出 L1 0 0 L2 0 0
L0 I 0
L1 I 0 I 1
L2 I 0 I 1 I 2