MCS-51系列单片机的硬件结构
- 格式：ppt
- 大小：4.64 MB
- 文档页数：55
下载文档原格式
合集下载
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
MCS-51单片机的内部结构及引脚
2021/2/4
1
10
谢谢
2021/2/4
1
11
谢谢！
1
5
结构特点：
MCS-51系列单片机为哈佛结构（而非普林斯顿结构） 1）内ROM：4KB 2）内RAM：128B 3）外ROM：64KB 4）外RAM：64KB 5）I / O线： 32根（4埠，每埠8根） 6）定时/计数器：2个16位可编程定时/计数器 7）串行口：全双工，2 根 8）寄存器区：工作寄存器区、在内128B RAM中，分4个区， 9）中断源：5源中断，2级优先 10）堆栈：最深128B 11）布尔处理机：位处理机，某位单独处理 12）指令系统：五大类，111条
MCS-51单片机的内部结 构及引脚
一、单片机硬件结构
内部结构 引脚功能 内存的配置 CPU时序 I / O接口
2021/2/4
1
2
二、 概述
Intel MCS-51 系列单片机三个版本：8031、8051、 8751（8位机）
Intel MCS-96系列机：8096 （16位机） 除此之外，Motorla公司、Zilog公司、Mcrochip相 继推出产品， 各系列产品内部功能、单元组成、指令系统不尽相 同。 Intel公司单片机问世早，系列齐全，兼容性强，所 以得到广泛使用。
作系统总线、扩展外存、I / O接口芯片
2021/2/4
1
4
5、串行输入/输出口（2条） 串行通信、扩展I / O接口芯片
6、定时/计数器（16位、加1计数） 计满溢出、中断标志置位、向CPU提出中断请求，与 CPU之间独立工作
7、时钟电路 内振、外振。 8、中断系统 五源中断、2级优先。
2021/2/4
2021/2/4
MCS-51系列单片机的结构与原理
３.2.2 MCS-51系列单片机的结构与原理1．51系列单片机总体基本结构51系列单片机主要由8个基本部件组成，即微处理器（CPU ）、数据存储器（RAM ）、程序存储器（ROM/EPROM ）、I/O 口（P0口、P1口、P2口、P3口）、串行口、定时器/计数器、中断系统及特殊功能寄存器（SFR ）。
它们都是通过片内单一总线连接而成。
MCS-51是Intel 公司的较早推出的51系列单片机，其代表产品主要有8051和8052系列，其中以8051系列单片机最为经典。
因此，以后所有兼容8051的单片机一般简称为51系列单片机。
51系列单片机总体基本结构如图3-1所示：CPU微处理器ROM RAM定时/计数器并行接口串行接口中断系统SFR特殊功能寄存器P0P1P2P3TXD RXDINT0INT1T0T1内部总线图3-1 51系列单片机总体基本结构MCS-51系列单片机主要功能部件8051/8052系列单片机主要包括以下功能部件： ● 8位CPU ；● 4K/8K 片内程序存储器(ROM/EPROM)； ● 128/256字节的片内RAM ；● 32条双向I/O 口(4个8位口)；● 可寻址外部程序存储器和数据存储器各64K ； ● 2/3个16位定时器/计数器 ● 1个全双工异步串行口；● 5/6个中断源，2个中断优先级； ● 具有位寻址能力；● 片内振荡器和时钟电路；以ATMEL 公司的AT89C51为例对8051单片机的引脚功能加以说明，AT89C51与Intel 公司的8051的唯一区别是AT89C51程序存储器为可擦写的FLASH ，而Intel 公司的8051为ROM 或EPROM ，其它如引脚及功能都完全一致。
AT89C51有PDIP 、PQFP 、TQFP 、 PLCC 、LCC 等多种封装形式，图3-3 为AT89C51双列直插式封装PDIP 的引脚图。
RST P3.1P3.2P3.3P3.5P3.4P3.6P3.7P3.0XTAL1GNDXTAL223465781911121315141617101819203938373536343340323029282627252431232221P1.1P1.2P1.3P1.5P1.4P1.6P1.7P1.0P0.1P0.2P0.3P0.5P0.4P0.6P0.7P0.0P2.6P2.5P2.4P2.2P2.3P2.1P2.0P2.7VCCALE/PROG PSENEA/VPP (TXD)(INT0)(INT1)(T1)(T0)(WR)(RD)(RXD)(AD1)(AD2)(AD3)(AD5)(AD4)(AD6)(AD7)(AD0)(A14)(A13)(A12)(A10)(A11)(A9)(A8)(A15)P0口P2口P1口P3口8051图3-2 AT89C51双列直插式封装PDIP 的引脚图● GND （20）：接地。
MCS51单片机的结构
MCS51单片机的结构MCS-51单片机是Intel公司设计开发的一种高度集成的8位微控制器（microcontroller），主要应用于嵌入式系统中。
它采用了Harvard 架构，包含一个CPU核心、片内存储器、外围接口和定时器/计数器等功能模块。
在本文中，我将详细介绍MCS-51单片机的结构。
MCS-51单片机的结构主要分为以下几个部分：1.中央处理器（CPU）核心：MCS-51单片机的CPU核心采用了8位的数据总线和地址总线，以及一组功能强大的指令集。
该CPU支持多种指令，包括数据传送指令、算术逻辑指令、位操作指令和条件跳转指令等。
它还包括一个累加寄存器和标志寄存器，用于存储操作数和标志位信息。
2.存储器部分：MCS-51单片机包含片内存储器和片外存储器。
片内存储器主要用于存储程序代码和数据，包括ROM（只读存储器）和RAM（随机存储器）。
ROM用于存储程序代码，RAM用于存储数据和临时变量。
片外存储器通过地址线和数据线与单片机连接，可以扩展存储器容量。
3.输入输出（I/O）接口：MCS-51单片机通过多个I/O口与外部世界进行数据交互。
每个I/O 口包含一组引脚，可以用作输入或输出。
这些引脚可以通过配置寄存器来选择其功能。
MCS-51单片机还支持中断输入，可以用于实现外部设备的中断功能。
4.定时器/计数器（Timer/Counter）：MCS-51单片机内置了多个定时器/计数器模块，用于生成精确的时间延迟或测量外部事件的时间间隔。
定时器可以产生周期性的中断信号，用于实现定时任务。
计数器可以计数外部事件的脉冲数量，用于测量时间间隔。
5.串行通信接口：MCS-51单片机内置了一个串行通信接口，可以用于与其他设备进行数据传输。
该接口支持异步串行通信协议，如UART（通用异步收发器）或SPI（串行外围接口）等。
它可以通过配置寄存器来设置通信参数，如波特率和数据格式等。
6.时钟电路：MCS-51单片机需要一个精确的时钟源来驱动内部运算和外设操作。
MCS-51单片机的基本组成 - 单片机
MCS-51单片机的基本组成 - 单片机图1说明MCS-51系列单片机的基本组成。
1、8051单片机内部结构和功能1．中央处理器CPU（1）运算器1) 算术逻辑单元ALU(Arithmetic Logic Unit)2) 累加器ACC (Accumulator)3) 寄存器B4) 程序状态字PSW(ProgramStatusWord)程序状态字PSW是一个8位特殊功能寄存器，它的各位包含了程序运行的状态信息，以供程序查询和判断。
PSW程序状态字格式和含义如下:①Cy(PSW.7) 进位标志位。
Cy是PSW中最常用的标志位。
由硬件或软件置位和清零。
它表示运算结果是否有进位(或借位)。
如果运算结果在最高位有进位输出(加法时)或有借位输入(减法时)，则Cy由硬件置“1”，否则Cy被清“0”。
②AC(PSW.6) 辅助进位(或称半进位)标志。
当执行加减运算时，运算结果产生低四位向高四位进位或借位时，AC由硬件置“1”；否则AC 位被自动清“0”。
③F0(PSW.5) 用户标志位。
用户可根据自己的需要对F0位赋予一定的含义，由用户置位或复位，作为软件标志。
④RSl和RS0(PSW.4，PSW.3) 工作寄存器组选择位。
这两位的值决定选择哪一组工作寄存器为当前工作寄存器组。
由用户通过软件改变RSl和RS0值的组合，以切换当前选用的工作寄存器组。
其组合关系如表2-1所示⑤OV(PSW.2) 溢出标志位。
它反映运算结果是否溢出，溢出时则由硬件将OV位置“1”，否则置“0”。
⑥F1(PSW.1) 用户标志位，同F0(PSW.5）。
⑦P(PSW.0) 此位为奇偶标志位。
P标志表明累加器ACC中1的个数的奇偶性。
在每条指令执行完后，单片机根据ACC的内容对P位自动置位或复位。
若累加器ACC中有奇数个“1”，则P=1；若累加器ACC 中有偶数个“1”，则P=0。
5) 布尔处理器MCS-51的CPU是8位微处理器，它还具有1位微处理器的功能。
第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
MCS-51单片机的硬件结构
MCS-51单⽚机的硬件结构MCS-51单⽚机的基本组成MCS-51是Intel公司⽣产的⼀个单⽚机系列的总称.在功能上,该系列单⽚机有基本型和增强型两⼤类,通常以芯⽚型号的末位数字来区别。
末位数字位“1”的型号是基本型，为“2”的信号是增强型。
MCS-51单⽚机的内部结构如图所⽰，基本结构包括：⼀个8位的CPU及⽚内振荡器；4KB掩膜ROM（8051），4KB EPROM（8751），⽆ROM（8031）；128B RAM，21个特殊功能寄存器SFK；4个（P0~P3）8位并⾏I/O接⼝，⼀个可编程全双⼯通⽤异步串⾏接⼝（UART）；具有5个中断源，2个优先级；可寻址64KB 的⽚外ROM和64KB的⽚外RAM；两个16位的定时/计数器;具有位操作功能的布尔处理机及位寻址功能。
MCS-51单⽚机的引脚及其功能MCS-51单⽚机的引脚封装MCS-51单⽚机有普通的HMOS芯⽚和CMOS低功耗芯⽚。
HMOS芯⽚采⽤双列直插封装⽅式，⽽CMOS芯⽚采⽤的封装⽅式有双列直插也有⽅形封装的。
尽管封装的⽅式不同，但是它们的结构完全⼀样。
输⼊/输出接⼝MCS-51单⽚机有4个双向8位I/O接⼝，它们是P0、P1、P2、P3。
在⽆外接存储器时，这4个I/O接⼝均可以作为通⽤I/O接⼝使⽤，CPU既可以对它们进⾏字节操作也可以进⾏位操作。
当外接程序存储器或数据存储器时，P0⼝和P2⼝不再作为通⽤I/O⼝使⽤。
此时，P0⼝传送存储器地址的低8位以及双向的8位数据，P2⼝传送存储器地址的⾼8位。
P0⼝和P2共同组成MCS-51单⽚机的16位地址总线，⽽低8位地址总线与8位双向数据总线分时复⽤。
P0⼝P0⼝有8位，每⼀位由⼀个锁存器、两个三态输⼊缓冲器、控制电路和驱动电路组成。
P0⼝有两种功能，⼀是作为通⽤I/O⼝；⼆是当外接存储器时，作为低8位地址总线和8位双向数据总线。
P0 ⼝作为通⽤I/O ⼝作为通⽤I/O ⼝时，P0 ⼝既可以做输⼊⼝，也可以做输出⼝，并且每⼀位都可以设定为输⼊或输出。
MCS51系列单片机芯片结构
MCS51系列单片机芯片结构MCS51系列单片机是Intel〔英特尔〕于1980年推出的一种8位微控制器，由Intel公司设计并于1981年开始生产。
MCS51系列单片机由几个根本局部组成，包括CPU、内存、IO口、时钟和定时器等，这些组件相互协作来完成微控制器的各种功能。
1. CPU〔中央处理单元〕MCS51系列单片机的CPU是其核心局部，负责整个系统的指令执行和数据处理。
CPU采用哈佛结构，由指令存储器和数据存储器独立组成。
MCS51单片机采用8位体系结构，支持指令级别的并行处理。
CPU在工作时，可以通过片内总线与其他部件进行数据和指令的传输。
2. 内存MCS51系列单片机的内存包括RAM〔随机存取存储器〕和ROM〔只读存储器〕。
2.1. RAMMCS51单片机的RAM主要用于临时存储数据和变量，其容量从几十字节到几百字节不等，取决于具体型号。
RAM通常被分为多个片段，例如通用存放器、特殊功能存放器和堆栈等。
2.2. ROMMCS51单片机的ROM主要用于存储程序和常量数据。
ROM可以是内部ROM或外部ROM。
内部ROM通常具有较小的存储容量，例如2KB或4KB，而外部ROM可以扩展到几十KB或更大。
3. IO口MCS51系列单片机的IO口用于与外部设备进行通信，包括输入和输出操作。
常见的IO口类型包括GPIO〔通用输入/输出口〕、UART 〔通用异步收发器〕和SPI〔串行外设接口〕等。
通过配置相关存放器，可以设置IO口的工作模式和功能。
4. 时钟和定时器MCS51系列单片机需要一个时钟源来同时其操作。
时钟通常由外部晶体振荡器提供，也可以通过内部RC振荡器或外部时钟信号源。
通过配置定时器存放器，可以实现精确的计时和定时功能。
MCS51系列单片机通常有多个定时器，如定时器0和定时器1，用于生成时序信号、延时操作和计数等功能。
这些定时器可以用于测量时间、触发中断和产生PWM〔脉宽调制〕信号。
总结MCS51系列单片机芯片结构由CPU、内存、IO口、时钟和定时器等根本局部组成。
第2章MCS-51系列单片机的基本硬件结构
1000H 0FFFH
片外程序存储器 最大64K） （最大 ）
0000H
1. 需要注意几点： 需要注意几点：
程序存储器是用来存放编好的程序、 程序存储器是用来存放编好的程序、常数 和表格的。 和表格的。 当引脚EA=1时，系统使用片内的4KROM 时 系统使用片内的 当引脚 来存储程序。 来存储程序。EA=0时，系统使用片外的 时 ROM。 。 无论是使用片内还是使用片外的ROM（既 （ 无论是使用片内还是使用片外的 EA=1或EA=0），其起始地址都是从 ），其 或 ）， 起始地址都是从 0000H单元开始。 单元开始。 单元开始
控制器
运算器
时钟电路
4KROM 程序存储器
256BRAM 数据存储器
2X16位 位 定时/计数器 定时 计数器
CPU 处理器
64KB总线 总线 扩展控制器
可编程I/O 可编程 端口P0-3 端口
可编程 串行口
2.1.2 MCS-51单片机的引脚定义 单片机的引脚定义
1. MCS-51单片机有两种封装形式： MCS-51单片机有两种封装形式： 单片机有两种封装形式
P3.2 INT0 P3.3 INT1
2.2 MCS-51单片机的存储器的配置 单片机的存储器的配置
2.2.0 MCS-51单片机存储器的 MCS-51单片机 单片机存储器的 配置特点 2.2.1 程序存储器(片内与片外) 程序存储器 片内与片外) 存储器( 2.2.2 内部数据存储器RAM 内部数据存储器 存储器RAM 2.2.3 外部数据存储器
RST/Vpd（9脚）： （ 脚 在系统上电震荡器开始工作时， 在系统上电震荡器开始工作时， 在内部加 在此引脚上有一个两个时钟周期的高电平 两个时钟周期的高电平使单 在此引脚上有一个两个时钟周期的高电平使单 片机复位。但为了使系统复位可靠，建议外加 片机复位。但为了使系统复位可靠， 一个上电复位电路，延长复位的时间。 一个上电复位电路，延长复位的时间。当单片 机掉点时， 机掉点时，此引脚可以接入备用电源向单片机 内部的RAM供电，以防止 供电， 中的数据丢失。 内部的 供电 以防止RAM中的数据丢失。 中的数据丢失 注意：在复位状态下：所有SFR的内容全 注意：在复位状态下：所有 的内容全 变为“ ，端口输出“ 。 内容不变。 变为“0”，端口输出“1”。RAM内容不变。 内容不变
MCS-51单片机的硬件结构
XTAL1 19
VSS
20
8031 8051 8751
40 VCC 39 P0.0 38 P0.1 37 P0.2 36 P0.3 35 P0.4 34 P0.5 33 P0.6 32 P0.7 31 EA/Vpp 30 ALE/PROG 29 PSEN 28 P2.7
27 P2.6 26 P2.5 25 P2.4 24 P2.3
P1.0 1 P1.1 2 P1.2 3 P1.3 4
P1.4 5 P1.5 6 P1.6 7 P1.7 8 RST/VPD 9
RXD/P3.0
10
TXD/P3.1
11
INT0/P3.2
12
INT1/P3.3
13
T0/P3.4
14
T1/P3.5
15
WR/P3.6
16
RD/P3.7
17
XTAL2 18
17
RD（外部数据存储器读脉
P3.7
冲）
返回本节
2.2 MCS-51单片机的引脚及片外总线结构
2.2.1 MCS-51单片机芯片引脚描述 2.2.2 MCS-51单片机的片外总线结构
返回本章首页
2.2.1 MCS-51单片机芯片引脚描述
图2-7为MCS-51单片机的引脚配置图。 1．主电源引脚VCC和VSS 2．外接晶振引脚XTAL1和XTAL2 3．控制或其他电源复用引脚RST/ VPD、ALE/、 和/VPP 4．输入/输出引脚P0、P1、P2、P3（共32根）
VCC
P2.7 PP22..56 P2.4 P2.3 P2.2 P2.1 P2.0 PPP000...756
P0.3 P0.2 P0.1 P0.0
ALE
第2章 MCS-51单片机
• 外部数据存储器
在单片机内部数据存储器容量不够的情况下，可 扩展外部数据存储器。 ① 用于存放随机读写的数据。 ② MCS-51外部数据存储器和外部I/O口统一编址。
③ MCS-51最大扩展空间为64KB，地址范围为 0000H~FFFFH。
2.3.5 特殊功能寄存器 MCS-51单片机共有21个字节的特殊功能寄 存器SFR （Special Fuction Register）。 1.用途：
1. 运算器
算术运算：加、减、乘、除、加1、减1、比较 BCD码十进制调整等 逻辑运算：与、或、异或、求反、循环等逻辑操 作 位操作：内部有布尔处理器，它以进位标志位C 为位累加器，用来处理位操作。可对位置 “1” 、对位清零 、位判断等。 操作结果的状态信息送至状态寄存PSW。
2.程序计数器PC 程序计数器PC是16位的寄存器，用来存放即将 要执行的指令地址，可对64KB程序存储器直接寻 址。执行指令时，PC内容的低8位经P0口输出，高 8位经P2口输出。
例：单片机外接晶振频率12MHZ时的各种时序 单位： 振荡周期=1/fosc=1/12MHZ=0.0833us
状态周期=2/fosc=2/12MHZ=0.167us
机器周期=12/fosc=12/12MHZ=1us 指令周期=(1～4)机器周期=1～4us
2.5
复位状态与复位电路
2.5.1 复位状态
各个引脚的功能:
2.2.1 电源引脚 GND：接地端。 Vcc：电源端，接+5V。 2.2.2 时钟信号引脚 XTAL1，XTAL2: 接外部晶体或外部时钟。
2.2.3 控制信号引脚 RST/VPD： ①复位信号输入。 ②接备用电源，VCC掉电后，在低功耗条件下保持内部RAM中 的数据。 PSEN：程序存储器允许。输出读外部程序存储器的选通信号。 ALE/PROG： ①ALE 地址锁存允许。 ALE输出脉冲的频率为振荡频率的 1/6。 ②PROG 对8751单片机片内 EPROM 编程时，引入编程脉冲。 EA/VPP： ① EA =0，单片机只访问外部程序存储器。 EA =1，单片机访问内部程序存储器。 ②在8751片内EPROM编程期间，引入21V编程电源VPP。
MCS-51单片机结构
振荡周期
时钟周期
二、CPU执行指令时序
XTAL2 (OSC)
S1
S2
S3
S4
S5
S6
P1
P2
P1
P2
P1
P2
P1
P2
P1
P2
P1
S1
P2
P1
S2
P2 P1
S3
P2
P1
S4
P2
P1
S5
P2
P1
S6
P2
P1
S1
P2
P1
S2
P2
P1
ALE 读操作码
读下一个操作码（丢弃）
P1
P2
P1
P2
P1
P2
P1
P2
S1
S2
P1
P2
S3
（d）单字节，双周期指令，如MOVX
P1P2Biblioteka S4P1P2
S5
地址
P1
P2
P1
P2
P1
P2
S6
S1
S2
数据（DATA）
访问外部存储器
P1
P2
S3
P1
P2
S4
P1
P2
S5
P1
P2
S6
P1
P2
S1
P1
P2
S2
单片机原理及应用技术
P2. 0--P2. 7(21-28）：双向I/O口P2。P2口可以驱动（吸收或输出电流 ）4个LS型TTL负载。
第二功能是在访问外部存储器时，输出高8位地址。在对EPROM编 程P3和．校0-验-P时3.，7(1它0-接17收）高：位双地向址I/O。口P3。P3口能驱动（吸收或输出 电流）4个LS型TTL负载。
MCS51单片机的硬件结构
S3 S4 S5 S6 S1
例：MOV A,#09H
3、指令周期 是执行一条指令所需时间. 指令分为：单字节、双字节、三字节指令. 执行一条指令的时间：简单的1个机器周期,复杂的需2个或多
个机器周期.〔单、双字节指令为单机器周期；三字节都是双机器 周期；乘、除为4个机器周期〕
4、指令时序 执行指令,分为取指阶段和执行指令阶段.
2拍P1、P2,一个时钟周期时钟脉冲可表示为：S1P1,…S6P2〕 〔fosc=6MHz时,Tcy=2μs； fosc=12MHz时,Tcy=1μs 〕
一个机器周期
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6
P1 P2
P1 P2
ALE
读操作码 S1 S2
读下一个操作码（丢弃 ） 单字节单周期指令
*输出电路有上拉电阻〔输出不是三态的,为准双向口〕,在输入数据时, 应先向其锁存器写入1,使输出驱动电路的FET截止.
P2口的位结构电路原理图
四、P3端口 字节地址B0H,位地址B0H~B7H. 作用：通用I/O口；第二功能口.
P3口的位结构电路原理图
2.6 时钟电路与时序
时钟电路→产生时钟控制信号→ 控制单片机严格地按照时序执 行指令.
一、P0端口 字节地址80H,位地址80H~87H. 结构：锁存器,输出驱动电路,输入缓冲器 工作过程： *地址/数据线；
*通用I/O口〔输入时,应先向锁存器写入1；输入分有读引脚、读端口； 输出时须外接上拉电阻〕；
读锁存器
地址/数据 控制 &
内部总线 写入
D锁存器Q CP Q
MUX
VCC P0.x
时序：单片机内的各种操作都是在一系列脉冲〔控制信号〕 控制下进行的,而各个脉冲〔控制信号〕在时间上是有先后顺序的, 这种顺序就称为时序.
2 MCS-51系列单片机的结构和原理
0023H~002AH
地址去执行程序
串行中断地址区
中断响应后，系统能按中断种类，自动转到各中断区的首
但8个单元难以存下一个完整的中断服务程序， 故一般在中断地址区首地址开始存放一条无条件转移指令
JMP、 AJMP以便中断响应后，通过中断地址区，转到
中断服务程序的实际入口地址去
2.3.4 堆栈操作 堆栈只允许在其一端进行数据插入和数据删除操作的线性表 数据写入堆栈称为插入运算（入栈），PUSH 从堆栈中读出数据称为删除运算（出栈），POP
地址：80H~FFH 存放相应功能部件 的控制命令、状态 或数据 21个专用寄存器
（SFR）
（1）累加器A （Accumulator） 累加器A是8位寄存器，又记做ACC，是一个最常用的专用 寄存器。在算术/逻辑运算中用于存放操作数或结果。
（2）寄存器B 寄存器B 是8位寄存器，是专门为乘除法指令设计的，也 作通用寄存器用。
I/O口P0、P1、P2、P3集数据输入缓冲、数据输出驱动及锁
存等多项功能于一体
• 字节地址为90H，位地址为90H～97H，只作通用I/O口使用. • 由一个数据输出锁存器、两个三态输入缓冲器和输出驱动电 路组成。 内有电阻， 输出时无需 外接上拉电 阻 P1口作输出口 使用时: 内部总线 输出数据给输 出数据锁存器 的输入数据线 D.
1. 芯片封装形式
双列直插式DIP（Dual In line Package） 44引脚方形扁平式QFP（Quad Flat Package）
2. 芯片引脚介绍
1）输入/输出口线 4个8位双向口线
2）ALE 地址锁存控制信号 • 在系统扩展时，用于控制把P0口输出的低8位地址
送入锁存器锁存起来，以实现低位地址和数据的分
MCS-51单片机的基本组成
RST/VP D（9脚）
EA/VPP （31脚）
电源端，接＋5 V。
RST即为RESET，VPD为 备用电源。
2）晶体振荡器接入或外部振荡信号输入引脚 （1）XTAL1（19脚）：晶体振荡器接入的一个引脚。采用外部
振荡器时，此引脚接地。 （2）XTAL2（18脚）：晶体振荡器接入的另一个引脚。采用外
方式可以分成两大类：一类是随机存取存储器（random access memory， RAM），主要用于存放暂存数据及调试程序,所以又称为数据存储器；另 一类是只读存储器（read only memory，ROM），主要用于存放常数及固 定程序，又称为程序存储器。
存储器内部结构
Hale Waihona Puke 3.定时器/计数器 8051单片机有两个16位的可编程定时器/计数器T0和T1，用于精
部振荡器时，此引脚作为外部振荡信号的输入端。 3）地址锁存及外部程序存储器编程脉冲信号输入引脚
ALE/PROG（30脚）：地址锁存允许信号输出/编程脉冲输入引 脚。ALE为地址锁存允许信号输出引脚，当8051单片机上电正常工 作时，自动在该引脚上输出六分之一晶振频率（fOSC/6）的脉冲序 列。当CPU访问外部存储器时，此信号作为锁存低8位地址的控制信 号。PROG为编程脉冲输入引脚，在对片内ROM编程写入时，作为编 程脉冲输入端。
1.2 单片机的片外总线与引脚功能
1.MCS-51单片机的引脚分布
MCS-51系列单片机引脚图和逻辑图
2.MCS-51单片机的引脚功能 1）电源及复位引脚
接地端。
VCC（40 脚）
VSS（20 脚）
EA为片内外程序存储器选用端。 该引脚为低电平时，只选用片外 程序存储器；该引脚为高电平 时，先选用片内程序存储器，然 后选用片外程序存储器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9
8051 32
10 8751 31
11 8031 30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
a)
VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7
EA / ALE/ PROG
PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
MCS-51系列单片机引脚功能及总线结构
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RXD、P3.0 TXD、P3.1 INT0 、P3.2 INT1 、P3.3
T0 、P3.4 T1 、P3.5 WR 、P3.6 RD 、P3.7
XTAL2 XTAL1
VSS
1
40
数据08H入栈示意图。
25
第2章 MCS-51系列单片机硬件结构
堆栈和堆栈指针
数据08H出栈示意图
26
第2章 MCS-51系列单片机硬件结构
2.3.4 特殊功能寄存器
特殊功能寄存器（简称SFR），也称为专用 寄存器，用于控制、管理片内算术逻辑部件、并特殊功能模块的工作。
PSEN EA ALE RST
VCC VSS
b)
A15 A14
A13
A12
A11
A10 地 A9
址
A8 A7
总
A6 线
锁
A5 ( AB) A4
存
A3
器
A2 A1
A0
D7 D6 D5 D4 D3 D2 D1
D0 VCC
V SS
数 据 总 线 ( DB)
8
第2章 MCS-51系列单片机硬件结构
2.1.1 引脚定义与功能
15
第2章 MCS-51系列单片机硬件结构
图2-7 MCS-51的取指和指令执行的时序
16
第2章 MCS-51系列单片机硬件结构
图2-7列举了几种典型指令的取指和执行时序。由于 用户看不到内部时钟信号，故图2-7列出了XTAL2端 出现的振荡器信号和ALE端的信号，以作参考。 通常，每个机器周期ALE两次有效，第1次发生在S1P2 和S2P1期间，第2次在S4P2和S5P1期间。
位寻址区
工作寄存 区
片内程序存储器
片外程序存储器
片内数据存储器
(64K字节）
0000H 片外数据存储器
程序存储器
数据存储器
18
第2章 MCS-51系列单片机硬件结构
2.3 存储器配置
微型计算机的存储器地址空间有两种结构 形式：普林斯顿结构和哈佛结构。 普林斯顿结构是将数据存储器和程序存储器 空间合二为一，一个地址对应唯一的一个存储 器单元，CPU访问ROM和RAM使用相同的指 令； 哈佛结构是将ROM和RAM分别安排在两个 不同的地址空间，ROM和RAM可以有相同的 地址，CPU访问ROM和RAM使用的是不同的 指令。
22
第2章 MCS-51系列单片机硬件结构
2.3.3 内部数据存储器
片内通用RAM区分为工作寄存器区、位寻址区 、数据缓冲区3个区域。
工作寄存器区（00H~1FH ） 工作寄存器组的选择表 如下图所示。
PSW.4 （RS1）
0 0 1 1
PSW.3 （RS0）
0 1 0 1
当前使用的工作寄存器组 R0~R7
21
第2章 MCS-51系列单片机硬件结构
2.3.2 外部数据存储器
MCS-51单片机具有扩展64KB外部数据存储器 RAM和I/O端口的能力，外部数据存储器和I/O端口 实行统一编址，并使用相同的控制信号、相同的访 问指令MOVX和相同的寻址方式。
片外数据存储器按16位编址时，其地址空间与 程序存储器重叠，但不会引起混乱，访问程序存储 器是用 PSEN信号选通，而访问片外数据存储器时 ，由 RD信号（读）和 WR信号（写）选通。访问程 序存储器使用的是MOVC指令，访问片外数据存储 器使用的是MOVX指令和寄存器间接寻址指令。
主电源引脚 Vcc（40脚）：一般接+5V电源正端。 Vss（20脚）：一般接+5V电源地端。
外接晶体振荡器引脚 XTAL1（19脚） ：外接晶体振荡器的一端。 XLAT2（18脚）：外接晶体振荡器的另一端。
9
第2章 MCS-51系列单片机硬件结构
控制线 RST/VPD（9脚）：复位/备用电源线。 ALE/ PROG（30脚）：地址锁存允许/编程线 PSEN（29脚):片外程序存储器读选通信号输出端， 低电平有效。 EA/VPP（31脚）：片外程序存储器选用端，低电平 有效。
XTAL 2 GND 8XX51
外部时钟方式
外部 时钟
悬空
XTAL 1 XTAL 2
GND
8XX51 CHMOS
悬空
外部 时钟
XTAL 1
XTAL 2
GND 8XC51 HMOS
14
第2章 MCS-51系列单片机硬件结构
2.2.2 单片机的时序单位和工作时序
单片机的时序单位有以下几种。 时钟周期 机器周期 指令周期 各时序单位的关系
通用RAM区 30H~7FH是通用RAM区，共80个单元，一般 用于存储用户数据, 也称用户RAM区。
24
第2章 MCS-51系列单片机硬件结构
堆栈和堆栈指针 堆栈是一个特殊的RAM区，用来暂存数据和地 址，它是按“先进后出”或“后进先出”的原 则存取数据的，堆栈有入栈和出栈两种操作。 以数据08H出栈入栈为例。
定时器/计数器1计数脉冲输入
外部数据存储器写选通信号输出 外部数据存储器读选通信号输出
12
第2章 MCS-51系列单片机硬件结构
2.2 时钟电路与时序
MCS-51单片机本身是一个复杂的同步时序电 路，为保证同步工作方式的实现，MCS-51单片机 在唯一的时钟信号控制下，严格地按时序执行指 令。在执行指令时，CPU以时钟电路的主振频率为 基准发出CPU的时序，对指令进行译码，并由时序 电路产生一系列控制信号去完成指令所规定的操 作。这些控制信号在时间上的相互关系就是CPU时 序。
储器的控制电路； 2个16位定时/计数器； 5个中断源、2个优先级嵌套中断结构； 1个可编程全双工串行接口； 1个有位寻址功能、适于逻辑运算的位处理机。
2
第2章 MCS-51系列单片机硬件结构
51系列单片机的内部基本结构
外部时钟源
外部计数脉冲
振荡器和 时钟电路
程序存储器 4KB
数据存储器 128B
2.3.4 特殊功能寄存器
程序状态字（PSW）
进位标志位C 辅助进/借位（或称半进位）标志位AC 用户自定义标志位F0 工作寄存器组选择位RS1、RS0 溢出标志位OV 奇偶标志位P
31
第2章 MCS-51系列单片机硬件结构
2.4 输入输出接口
统称为P3口。
11
第2章 MCS-51系列单片机硬件结构
P3口的第二功能表
引脚 P3.0 P3.1 P3.2 P3.3 P3.4
P3.5
P3.6 P3.7
第二功能 RXD TXD
INT0 INT1
T0
T1
WR
RD
说明 串行口输入端 串行口输出端 外部中断0请求输入 外部中断1请求输入 定时器/计数器0计数脉冲输入
用 户 I/O
控 制 总 线 (CB)
P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0
P 3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
8051 8751 8031
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE
27
第2章 MCS-51系列单片机硬件结构 特殊功能寄存器名称、表示符、地址、复位状态一览表
28
第2章 MCS-51系列单片机硬件结构 特殊功能寄存器名称、表示符、地址、复位状态一览表
29
第2章 MCS-51系列单片机硬件结构 特殊功能寄存器名称、表示符、地址、复位状态一览表
30
第2章 MCS-51系列单片机硬件结构
10
第2章 MCS-51系列单片机硬件结构
2.1.1 引脚定义与功能
输入/输出口 P0口（39~32脚）：输入/输出线P0.0~P0.7
统称为P0口。 P1口 （1~8脚）：输入/输出线P1.0~P1.7统称
为P1口。 P2口 （21~28脚） ：输入/输出线P2.0~P2.7
统称为P2口。 P3口 （10~17脚） ：输入/输出线P3.0~P3.7
基本组成及功能：
位处理器 内部数据存储器RAM 内部程序存储器ROM 定时/计数器 并行I/O口 串行口 中断控制系统 时钟电路 总线
6
第2章 MCS-51系列单片机硬件结构
MCS-51单片机内部整体结构原理图
7
第2章 MCS-51系列单片机硬件结构
2.1.1 引脚定义与功能
4
第2章 MCS-51系列单片机硬件结构 2. 控制电路是保证单片机各部分能在程序运行过程中自动 而协调工作的指挥枢纽，其核心部分是指令地址的计算、 取指和指令译码。主要包括程序计数器PC、PC加1寄存器（ PC增量）、指令译码器、定时与控制电路等。控制电路的 基本结构如图。