数字电路设计课件第四讲

来，也可以是互为独立、互不相关、异 步运行的(如多时钟情况)。
在执行中，并行语句之间可以有信息往
每一并行语句内部的语句运行方式可以
有两种不同的方式，即并行执行方式(如 块语句)和顺序执行方式(如进程语句)。
Architecture
Begin
Architecture
Begin
进程1
进程2
When-Else A <= “0011” 进程1
进程语句举例
信号敏感表
进程赖以启动的敏感表。对于表中列出
的任何信号的改变，都将启动进程，执 行进程内相应顺序语句 一些VHDL综合器，综合后，对应进程 的硬件系统对进程中的所有输入的信号 都是敏感的，不论在源程序的进程中是 否把所有的输入信号都列人敏感表中
为了使软件仿真与综合后的硬件仿真对
顺序赋值语句举例(1)
仿真结果
进程中，信号的赋值并不是立即发生， 它发生在进程结束时；而变量是立即赋值
顺 序 赋 值 语 句 举 例 (2)
ARCHITECTURE reg1 OF reg1 IS SIGNAL a, b : BIT; BEGIN PROCESS (clk) BEGIN IF clk'event and clk='1‟ THEN a <= d; b <= a; d q <= b; END IF; clk END PROCESS; END reg1;
VHDL中最重要的语句，具有并行和
顺序行为的双重性
进程和进程语句之间是并行关系
进程内部是一组连续执行的顺序语句 进程语句与构造体中的其余部分进行
信息交流是靠信号完成的
进程语句
A R C H I T E C T U R E
一个构造体可以有 多个进程语句
PROCESS1
signal signal
With_Select_When语句举例（1）
LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY cmpl_sig IS PORT ( a, b,c,d: IN STD_LOGIC; x : OUT STD_LOGIC); s: IN STD_LOGIC_VECTOR; END cmpl_sig; ARCHITECTURE logic OF cmpl_sig IS a BEGIN b WITH s SELECT c x <=a WHEN “00”, b WHEN “01”, d c WHEN “10”, 加Others语句 d WHEN OTHERS;
s 2 x
mux
选择信号赋值语句( With_Select_When )
所有的“WHEN”子句必须是互斥的 一般用
“When Others”来处理未考虑 到的情况 (<=)
只有一个参考信号和赋值符
每一子句结尾是逗号，最后一句是分号 每个WHEN子句可以包含多个条件:
With_Select_Then语句举例（2）
d clk
D
q
Q
在时序电路中的变量赋值
变量在IF语句中被赋值，以用来表示
随时钟的变化，不会产生触发器 变量只代表临时存储，不反映实际硬 件 变量可用在表示一数据立即变化的表 达式中，然后再将变量的值赋给信号
D
q
Q
d clk
D
a
Q D Q
b
D Q
q
顺 序 赋 值 语 句 举 例
(2)
ENTITY reg1 IS PORT ( d, clk : in BIT; q : out BIT); END reg1; ARCHITECTURE reg1 OF reg1 IS SIGNAL a, b : BIT; BEGIN PROCESS (clk) BEGIN IF clk'event and clk='1‘ THEN a <= d; b <= a; END IF; END PROCESS; q <= b; 并行赋值语句 END reg1;
d
D
q
Q
clk
d
clk
D
a
Q
D
Q
q
顺 序 赋 值 语 句 举 例
(2)
ENTITY reg1 IS PORT ( d, clk : in BIT; q : out BIT); END reg1; ARCHITECTURE reg1 OF reg1 IS BEGIN PROCESS (clk) VARIABLE a, b : BIT; 变量定义 BEGIN IF clk'event and clk='1‘ THEN a := d; b := a; q <= b; END IF; END PROCESS; END reg1;
应起来，应当将进程中的所有输人信号 都列入敏感表中
敏感表举例
latchlabel: PROCESS (oe) BEGIN IF oe=„1‟ THEN y <= a; END IF; END PROCESS if_label;
a
oe
y
仿真结果
敏感表举例
latchlabel: PROCESS (a) BEGIN IF oe=„1‟ THEN y <= a; END IF; END PROCESS if_label;
第四讲
VHDL的基本功能描述语句
构造体 说明语句
构 造 体 结 构 图
功能描述语句 块语句 进程语句 信号赋值语句 子程序调用语句
元件例化语句
并行语句
并行语句1 signal 并行语句2 signal
并行语句3
构 造 体
并行语句
各种并行语句在结构体中的执行是同步
进行的，或者说是并行运行的，其执行 方式与书写的顺序无关。
仿真结果
顺序语句
每一条顺序语句的执行(指仿真执行)顺
序是与它们的书写顺序基本一致的
顺序语句只能出现在进程(Process)
、函 数（Funcation)和过程（Procedure)中
句、等待语句、子程序调用语句、返回 语句、空操作语句
顺序语句包括：赋值语句、流程控制语
Begin 顺序赋值语句举例(1) if en='1' then ENTITY ttt IS PORT v:='1'; s1<='1 '; (en: in std_logic; s2<='1'; t(0)<=v; y: out Std_Logic_vector(0 to 5)); t(1)<=s1; t(2)<=s2; END ttt; v:='0'; s2<='0'; ARCHITECTURE logic OF ttt IS t(3)<=v; t(4)<=s1; signal s1,s2 : Std_logic; t(5)<=s2; signal t : Std_Logic_vector(0 to 5); end if; BEGIN End process; PROCESS (s1,s2,en) y<=t; Variable v: Std_logic; End logic;
A
B C
D
E
ARCHITECTURE a OF test IS BEGIN A D <= A and B; B E <= not C; C END a;
D
E
条件信号赋值语句( When_Else )
语法格式：
signal_name <=
value_1 WHEN condition1 ELSE value_2 WHEN condition2 ELSE ... value_n WHEN conditionn ELSE value_x;
When_Else语句举例(1)
x <= a when (s = “00”) else b when (s = “01”) else c when (s = “10”) else d; 隐含了所有未
列出的条件 隐含了优 先权 s 2 x
s是Std_Logic_Vector数据
类型。 其每一位值包括 ‘0’,’1’,’X‟,‟Z‟等
WITH s SELECT x <= a WHEN ”000” | “001” | “010”, b WHEN "101" | "111", c WHEN OTHERS; 表示或逻辑
构造体 说明语句
构 造 体 结 构 图
功能描述语句 块语句 进程语句 信号赋值语句 子程序调用语句
元件例化语句
进程语句
进程和进程之 间是并行的 进程和进程之 间的数据交换 通过信号完成 进程内部是顺 序语句
PROCESSn
进程语句
基本格式：
[进程名称:] PROCESS(敏感信号1,敏感信号2,……)
〈说明区〉 BEGIN 〈顺序语句〉 END PROCESS [进程名称]；
LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY if_case IS PORT ( a, b, c, d : IN Std_Logic; sel : IN Std_Logic_Vector(1 downto 0); case_label: y, z : OUT Std_Logic); PROCESS(a, b, c, d, sel) END if_case; BEGIN ARCHITECTURE logic OF if_case IS CASE sel IS BEGIN WHEN "00" =>z <= a; if_label: PROCESS(a, b, c, d, sel) WHEN "01" =>z <= b; BEGIN WHEN "10" =>z <= c; IF sel="00" THEN y <= a; WHEN "11" =>z <= d; ELSIF sel="01" THEN y <= b; WHEN 进程的运行依 OTHERS =>z <= ELSIF sel="10" THEN y <= c; '0'; 赖于敏感表内 ELSE y <= d; END 两个进程是 CASE; END IF; 参数的变化 PROCESS case_label; END 并发的 END logic; END PROCESS if_label;