S•是（A）1、由与非门组成的基本RS触发器不允许输入的变量组合RA、00B、01C、10D、112、仅具有保持和翻转功能的触发器是（C）A、JK触发器B、D触发器C、T触发器D、同步触发器3、八输入端的编码器按二进制编码时，其输出端的个数是（B）A、2个B、3个C、4个D、6个4、用8421BCD码作为代码的计数器，至少需要的触发器个数是（C）A、2个B、3个C、4个D、5个5、按触发方式的不同，双稳态触发器可分为（B）A、高电平触发和低电平触发B、电平触发或边沿触发C、上升沿触发和下降沿触发D、输入触发和时钟触发6、四位移位寄存器构成扭环形计数器时，可构成（C）计数器。
A、模4B、模6C、模8D、模107、下列叙述正确的是（D）A、译码器属于时序逻辑电路B、寄存器属于组合逻辑电路C、555定时器属于数字逻辑电路D、计数器属于时序逻辑电路8、不产生多余状态的计数器是（A）A、同步预置数计数器B、异步预置数计数器C、两种归零法都有D、无法判断9、关于存储器的叙述，正确的是（A）A、存储器是随机存储器和只读存储器的总称B、存储器是计算机上的一种输入输出设备C、计算机停电时随机存储器中的数据不会丢失D、存储器都是用磁介质构成的10、和其它ADC相比，双积分型ADC的转换速度（A）A、较慢B、较快C、极慢D、无法判断1、最基本的存储器件是（D）A、与门B、或门C、非门D、触发器2、具有置0、置1、保持和翻转四种功能的触发器是（A）A、JK触发器B、D触发器C、T触发器D、同步触发器3、三输入端的译码器，其输出端的个数通常是（C）A、3个B、6个C、8个D、16个4、用8421BCD码作为代码的计数器，至少需要的触发器个数是（C）A、2个B、3个C、4个D、5个5、按触发方式的不同，双稳态触发器可分为（B）A、高电平触发和低电平触发B、电平触发或边沿触发C、上升沿触发和下降沿触发D、输入触发和时钟触发6、四位移位寄存器构成环形计数器时，可构成（A）计数器。
A、模4B、模6C、模8D、模107、下列叙述正确的是（B）A、译码器属于时序逻辑电路B、计数器属于时序逻辑电路C、555定时器属于数字逻辑电路D、寄存器属于组合逻辑电路8、同步时序逻辑电路和异步时序逻辑电路相比较，其差异在于后者（B）A、没有稳定性B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有差9、下列触发器，没有约束条件的是（D）A、基本RS触发器B、同步RS触发器C、主从型RS触发器D、边沿JK触发器10、和其它ADC相比，双积分型ADC的转换速度（A）A、较慢B、较快C、极慢D、无法判断1、下面属于有权码的是（ B ）A 、格雷码B 、8421BCD 码C 、奇偶校验码D 、余三码 2、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（ C ）A 、与非门B 、或门C 、或非门D 、异或门3、和逻辑式AB 逻辑关系不同的逻辑式是（ B ）A 、B A + B 、B A •C 、B B A +•D 、A B A +4、数字电路中机器识别和常用的数制是（ A ）A 、二进制B 、八进制C 、十进制D 、十六进制5、十进制数100对应的二进制数为（ C ）A 、1011110B 、1100010C 、1100100D 、110001006、七段译码器74LS47（共阳）的输出低电平有效，当输入的4位数为0101显示5时，输出七段LED 数码管的abcdefg 为（ A ）A 、1011011B 、0100100C 、1101101D 、0010010 7、在函数D ABC F +=的真值表中，0=F 的状态共有多少个（ D ）A 、2B 、4C 、9D 、78、下列各型号中属于优先编码器的是（ C ）A 、74LS85B 、74LS138C 、74LS148D 、74LS489、逻辑函数中的逻辑“或”和它对应的逻辑代数运算关系为（ A ）A 、逻辑加B 、逻辑乘C 、逻辑非10、余三码与8421BCD 码相差0011，因此，用下列哪个器件实现将8421BCD 码转换到余三码的设计最简单。
（ A ）A 、4位二进制加法器B 、比较器C 、数据选择器D 、译码器1、数字电路中并驾齐驱的两大分支是 组合逻辑 电路和 时序逻辑 电路。
2、主从型JK 触发器的特征方程Q n+1= J Q n +K Q n ; 主从型JK 触发器的功能有 置0 、 置1 、 保持 和翻转 四种。
3、已知电路结构求解功能的过程称为 分析 ；已知功能求解电路结构的过程称为 设计 。
4、只能存入固定数据，不能写入数据的半导体器件是 只读存储器ROM ，这种器件中存储的数据可以长期 保留 ，即使断电也不会 丢失 数据。
5、为使采样后的信号能够不失真的恢复原样，采样频率f 0至少应满足是被采样信号最高频率f max 的两倍。
这一结论称为 采样 定理。
6、在一个CP ＝1期间，电路中的输出信号随着输入信号发生多次翻转的现象称为 空翻 。
具有这种现象的触发器是 同步RS 触发器。
7、(64.5)10=( 1000000.1 )2=( 40.8 )16 =( 100.4 )88、施密特触发器具有 回差 特性；555定时器是一种 模数 混合电路。
1、在数字电子技术中，组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。
其中 触发器 具有记忆性。
a b c de f g2、维持阻塞型D 触发器的特征方程Q n+1= D n ; 同步RS 触发器的特征方程Q n+1= ）（1P =+C Q R S n ，其约束条件为 SR=0 。
3、已知电路结构求解功能的过程称为 分析 ；已知功能求解电路结构的过程称为 设计 。
4、只能读出不能写入的存储器通常用 ROM 表示，既能读出又能写入的随机存取存储器通常用 RAM 表示，它们中 ROM 即使断电也不会丢失数据。
5、为使采样后的信号能够不失真的恢复原样，采样频率f 0至少应满足是被采样信号最高频率f max 的 两 倍。
这一结论称为 采样 定理。
6、计数器在开机时无论处于什么状态，都能很快自行进入有效循环体的本领称为 自启动 能力。
7、(32.25)10=( 100000.01 )2=( 20.4 )16 =( 40.2 )88、施密特触发器具有 回差 特性。
在电路中的作用主要有波形的 产生 、波形的 整形 和波形的 变换 。
1、具有“相异出1，相同出0”功能的逻辑门是 异或 门，它的反是 同或 门。
2、（68.25）１０＝（ 1000100.01 ）２＝（ 44.4 ）１6＝（1101000.00100101）8421BCD3、在化简的过程中，约束项可以根据需要看作 0 或 1 。
4、将逻辑函数C B AD Z +=展开为标准与或表达式为∑=m Z （ 2,3,9,10,11,13,15 ）。
5、在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为数据选择 器，也叫做 多路 开关。
6、已知组合逻辑电路中A 、B 是输入端，F 是输出端，波形如右图所示，则F ＝ A ⊕B 。
7、在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。
8、在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。
9、数字电路输入和输出之间的关系是逻辑关系，所以数字电路也称为 逻辑 电路。
逻辑电路中最基本的逻辑关系是 与 逻辑 、 或 逻辑和 非 逻辑。
10、若将Y 0～Y 7的8个信号编成二进制代码，则编码输出的位数为 三位 。
1、何谓“空翻”？如何抑制“空翻”？答：在CP 脉冲为1期间，触发器的输出随输入而发生多次翻转的现象称为“空翻”， “空翻”，可造成系统的不稳定，降低可靠性。
抑制“空翻”的最有效措施是采取边沿触发方式。
2、何谓计数器的“自启动能力”？答：计数器在开机时，即使处于无效状态，也可以很快自行进入有效循环体，这种本领称为计数器的“自启动能力”。
3、组合逻辑电路和时序逻辑电路的主要区别是什么？答：主要区别是：组合逻辑电路的基本单元是门电路，不具有记忆性；时序逻辑电路的基本单元是触发器，具有记忆性。
4.组合逻辑电路的分析，设计步骤。
分析:1.由逻辑图写出输出逻辑表达式；2.将逻辑表达式化简为最简与或表达式；3. 由最简与或表达式列出真值表；4.分析真值表，说明电路逻辑功能。
4. 设计：1.由电路功能描述列出真值表；2.由真值表写出逻辑表达式或卡若图；3.表达式化简为最简与或表达式；4.现逻辑变换，画出逻辑电路图。
ABF。
