当前位置：文档之家 › 04第四章组合逻辑电路

04第四章组合逻辑电路

  • 格式：docx
  • 大小：272.80 KB
  • 文档页数：18

下载文档原格式

  / 18

合集下载

第4章 组合逻辑电路

第4章 组合逻辑电路

25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)

第四章 组合逻辑电路

第四章 组合逻辑电路
正常工作状态
R A G
R A G
R A G
故障状态 R A G R A G R A G R A G R A G
取红、黄、绿三盏灯的状态为输入变量，分别用 R、A、G表示，亮时 为1，不亮时为 0。取故障信号为输出变量，以Y表示，正常工作下 Y为0， 发生故障时为1。 1. 列出真值表 2. 画出卡诺图 逻辑真值表
本章主要内容 4.1 概述 4.2 组合逻辑电路的分析和设计 4.3 若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争－冒险现象
此电路为半加器，当输入 端的值一定时，输出的取值也 1.组合逻辑电路的特点 随之确定，与电路的过去状态 任意时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。 无关，无存储单元，属于组合 逻辑电路。 例如对于图4.1.1所示电路
其逻辑功能为半加器。
练习：如图4.2.3所示电路，分析其逻辑功能。 输出输入真值表为
A B
异或
A
0
B CI S
0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1
CO
0
0 0 1
图4.2.3练习中的逻辑电路 解：输出端的逻辑式为
0 0 0 1 0 1 1 1
0 0
0 1
1 1
0 0
BC
真值表 A B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 0 1
AC 3. 写出逻辑表达式
Y AC BC AC BC
4.画出逻辑电路图：
4. 画出逻辑图
Y＝R A G ＋AR＋RG＋AG
用与非门画出逻辑图

数字电子技术第四章课后习题答案（江晓安等编）

数字电子技术第四章课后习题答案（江晓安等编）

第四章组合逻辑电路‎1. 解： (a)(b)是相同的电路‎，均为同或电路‎。

2. 解：分析结果表明‎图(a)、(b)是相同的电路‎，均为同或电路‎。

同或电路的功‎能：输入相同输出‎为“1”；输入相异输出‎为“0”。

因此，输出为“0”(低电平)时，输入状态为A‎B＝01或103. 由真值表可看‎出，该电路是一位‎二进制数的全‎加电路，A为被加数，B为加数，C为低位向本‎位的进位，F1为本位向‎高位的进位，F2为本位的‎和位。

4. 解：函数关系如下‎：SF++⊕=+ABSABS BABS将具体的S值‎代入，求得F 312值，填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现‎，电路图如图(a)所示。

(2) 用与或门实现‎，电路图如图(b)所示。

6. 解因为一天24‎小时，所以需要5个‎变量。

P变量表示上‎午或下午，P＝0为上午，P=1为下午；ABCD表示‎时间数值。

真值表如表所‎示。

利用卡诺图化‎简如图(a)所示。

化简后的函数‎表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现‎的逻辑图如图‎(b )所示。

第4章 组合逻辑电路(完整版)

第4章 组合逻辑电路(完整版)

A B
& AB
G1
A B A B
真值表
A 0 0 1 1 B 0 1 0 1 F 1 0 0 1
&
G5
F
1
G2
A
&
G4
A B
同或门电路 A B
1
G3
B
=
F A B A B
F
A B A B A@安阳师范学院物理与电气工程学院_2013 B A B CopyRight
2个信号用1位二进制信号进行编码4个信号用2位二进制信号进行编码8个信号用3位二进制信号进行编码常见的编码器有8线3线有8个输入端3个输出端16线4线16个输入端4个输出端等等
第四章 组合逻辑电路
第四章
4.1 概述
组合逻辑电路
4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4组合逻辑电路中的竞争冒险现象
8
P ABC
第四章 组合逻辑电路
（2）化简与变换：
Y A B C ABC A B C ABC A B C ABC
A B C ABC
（3）由表达式列出真值表。
Y A B C ABC
（4）分析逻辑功能 ： 当A、B、C三个变量 不一致时，电路输出为 “1”，所以这个电路称为 “不一致电路”。
向量函数形式：
给定逻 辑功能
设计
画出 逻辑图
6
Y=F(A)
CopyRight @安阳师范学院物理与电气工程学院_2013
4.2 组合逻辑电路的分析和设计方法
1、组合逻辑电路的分析方法
分析： 给定逻辑图 分析步骤：

数电-第四章_组合逻辑电路

数电-第四章_组合逻辑电路

4.4 若干典型的组合逻辑集成电路
逻辑表达式：
Y2 I 7 I7 Y I 1 7 I7 Y I 7 0 I7
I7 I6 I7 I6 I5 I7 I6 I5 I 4 I6 I5 I 4 I7 I6 I7 I6 I5 I 4 I3 I7 I6 I5 I 4 I3I 2 I6 I5I 4 I3 I5I 4 I 2 I 7 I 6 I 5 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 6 I 5 I 6 I 4 I 3 I 6 I 4 I 2 I1
I6
I7
ST
Y2 Y1 GND
(a) 引脚排列图
ST I0
I7 (b)
I6 I5
I4
I3
I2 I1
逻辑功能示意图
4.4 若干典型的组合逻辑集成电路
ST为选通输入端，低电平有效。YS 为选通输出端，级联使用， 高位片的YS 端与低位片的ST端连接。YS 和ST配合可以实现多 级编码器之间的优先级别的控制。YEX为优先扩展输出端，是 控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输 出。
（2）、真值表
4.4 若干典型的组合逻辑集成电路
输 入 输 出
ST
1 0 0 0 0 0 0 0 0 0
I7
I6
I5
I4
I3
I2
I1
I0
Y2
1 1 0 0
Y1
1 1 0 0
Y0
1 1 0 1
Y Y EXS
1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1

第四章-组合逻辑电路PPT课件

第四章-组合逻辑电路PPT课件

输入 G3 G2 G1 G0
0000 0001 0011 0010 0110 0111 0101 0100
2021/3/12
逻辑电路真值表
输出 B3 B2 B1 B0
0000 0001 0010 0011 0100 0101 0110 0111
输入 G3 G2 G1 G0 1100 1101 1111 1110 1010 1011 1001 1000
因此当B＝D =1，A＝0时(此时F =C+C )，电路 可能由于C 的变化而产生竞争冒险。
ABCD 00 01 11 10
00
1
01 1 1 1
11 1 1
2021/3/12
10 1 1
27
BC 00 01 11 10 A 00110 10011
D＝AB＋AC
有相切的卡诺图
2021/3/12
BC 00 01 11 10 A 00110 10011
01 0 1 1 1
11 1 1 0 0
FABAC＋ BC 10 1 1 0 0
F A C A B D B C D A C D A B C
2021/3/12
32
3. 输出端并联电容器
如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可 以在输出端并联一电容器，致使输出波形上升沿和下降沿 变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。
A Y
t t 2021/3/121 2
t3 t4
它不符合静态下Y= AA恒为 0 的
逻辑关系
20
C
C
AC
BC
L
竞争: 当一个逻辑门的两个输入端的信号同时向相反方向变化， 而变化的时间有差异的现象。

数字电子技术_第四章课后习题答案_(江晓安等编)

数字电子技术_第四章课后习题答案_(江晓安等编)

第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。

2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。

同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。

因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。

4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。

(2) 用与或门实现，电路图如图(b)所示。

6. 解因为一天24小时，所以需要5个变量。

P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。

真值表如表所示。

利用卡诺图化简如图(a)所示。

化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。

数字电路第四版第4章组合逻辑电

数字电路第四版第4章组合逻辑电

03
利用多路复用器、编码 器等集成度更高的元件 代替多个小规模元件。
04
优化布线，减少不必要 的连线，降低元件间的 耦合。
提高电路速度
01
02
03
04
选择高速的逻辑门和元件，以 提高信号传输速度。
优化电路结构，减少信号传输 路径和延迟。
适当增加驱动强度，提高信号 的驱动能力。
避免信号在电路中产生反射和 振荡，减小信号延迟。
降低功耗
选择低功耗的逻辑门和元件，降低静 态功耗。
采用适当的电源管理技术，如电源关 断、时钟关断等，降低功耗。
优化电路结构，减少不必要的逻辑门 和元件，降低动态功耗。
优化布线，减小连线的电阻和电感， 降低信号传输过程中的功耗。
06 组合逻辑电路的实例分析
实例一：简单计算器电路
01
02
功能描述
实现基本的加、减、乘、除运 算功能。
的形式。
卡诺图法
利用卡诺图法将逻辑函 数表达式转换为易于实
现的形式。
卡诺图设计法
卡诺图法的基本原理
利用卡诺图法进行逻辑电路设 计的基本原理和方法。
卡诺图的构造
介绍如何构造卡诺图，以及卡 诺图中最小项和最大项的表示 方法。
卡诺图的简化
介绍如何利用卡诺图进行逻辑 函数的简化，以及如何利用卡 诺图进行逻辑电路的设计。
分析逻辑表达式时，需要注意表达式的化简，以减少所需的逻辑门数量，提高电路 的效率。
真值表分析
真值表是描述组合逻辑电路所有可能 输入情况下输出结果的表格。通过真 值表，可以全面了解电路的功能。
真值表可以帮助我们发现电路中可能 存在的冒险现象，如无关项引起的竞 争冒险。
真值表的列对应于输入变量的所有可能取值 ，行对应于输出变量的所有可能取值。在每 个格子中，填写对应输入取值下的输出取值 。

《数字电子技术基础》复习指导（第四章）

《数字电子技术基础》复习指导（第四章）

《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。

电路结构特点：只有门电路，不含存储（记忆）单元。

2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。

优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。

3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。

显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。

5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。

全加器：带低位进位的两个 1 位⼆进制数相加的电路。

超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。

6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。

7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。

竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。

消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。

2.由函数式列出真值表；3.根据真值表说明电路功能。

(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。

逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。

(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。

3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。

4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。

第4章组合逻辑电路

第4章组合逻辑电路

X B (C D)
Y CD
ZD
第4章 组合逻辑电路
真值表
W A B(C D)
X B (C D) Y CD
ZD
ABCD WXYZ ABCD WXYZ
0000 0001 0010 0011 0100
0011 0100 0101 0110 0111
0101 0110 0111 1000 1001
A1B1B0 M2 A1B1B0 A1A0B1
第4章 组合逻辑电路
M1 A1A0B1B0 A1A0B1B0 A1A0B1B0 A1A0B1B0 A1A0B1B0 A1A0B1B0
B1B0A1A000
01
11
10
00 0 0 0 0
A1A0B1
01 0 0 1 1
A1B1B0
第4章 组合逻辑电路
方法2：采用分析法
2个2位二进制数乘法规则：
A1
A0
× B1
B0
C2 C1 A1B0
+
A1B1 A0B1
A0B0
M3 M2
M1
M0
C1——A1B0 +A0B1 产生的进位，C1=A1B0A0B1 C2 ——A1B1 +C1 产生的进位，C2= C1A1B1=A1B0A0B1A1B1=A1B0A0B1 乘积项各位输出函数为： M0 A0B0
1000 1001 1010 1011 1100
ABCD是8421码，所以输入只能是：0000 ~ 1001。
功能：电路输出是十进制数的余3码， 8421码→余3码转换电路。
第4章 组合逻辑电路
4.2组合逻辑电路的设计 设计：根据逻辑功能要求，完成具体电路设计。 分为门电路设计和中规模集成器件设计。 4.2.1设计方法概述 设计过程与分析过程正好相反，其步骤如下： （1）建立给定问题的逻辑描述。 搞清功能要求，明确因果关系，设置输入、输出变量。 （2）列出真值表。 （3）写出逻辑表达式。 （4）化简逻辑表达式。 （5）表达式变换（根据对使用器件的要求）。 （6）画出逻辑电路图。

数字逻辑课件第四章组合逻辑电路

数字逻辑课件第四章组合逻辑电路

波形图分析
波形图验证
通过对比理论计算和实验测量的波形 图，可以验证组合逻辑电路的功能是 否正确实现。
通过分析波形图，可以了解电路的工 作过程和特性，如信号的延迟时间、 信号的稳定性等。
组合逻辑电路的功能验证
功能验证方法
组合逻辑电路的功能验证可以通 过对比理论计算和实验测量的结 果来进行，常用的方法有仿真测
数据通路
数据通路是计算机中用于传输和处理数据的电路。数据通路中的组合逻辑电路负责将数据 从内存传输到寄存器，或者从寄存器传输到运算器进行运算，再传输回内存或寄存器存储 。
在通信系统中的应用
调制解调器
调制解调器是通信系统中用于将数字信号转换为模拟信号，或者将模拟信号转换为数字信号的电路。调制解调器中的 组合逻辑电路负责处理数字信号的编码与解码，确保数字信息能够在模拟信道中传输。
组合逻辑电路的基本组成
输入门
用于接收外部输入信号。
组合逻辑元件
如AND、OR、NOT等基本逻辑门，用于实现特定的 逻辑功能。
输出门
将逻辑电路的输出传递给外部设备或下一级电路。
组合逻辑电路的功能描述
80%
真值表
描述输入与输出之间逻辑关系的 表格，列出所有可能的输入状态 和对应的输出状态。
100%
表达式
在控制系统中的应用
01
控制器
控制器是控制系统中用于实现控制算法的电路。控制器中的组合逻辑电
路根据输入的控制信号和设定的控制参数，计算出控制输出信号，以实
现对被控对象的精确控制。
02
比较器
比较器是控制系统中用于比较输入信号与设定阈值的电路。比较器中的
组合逻辑电路根据比较结果输出相应的控制信号，以实现对被控对象的

数电课件第四章 组合逻辑电路讲解

数电课件第四章 组合逻辑电路讲解
将有特定含义的输入信号编成不同(bù tónɡ)代码输出的 组合逻辑电路，称为编码器。
在具体硬件电路上，编码就是对输入相应信号线出现的 “有效”信号时，对该线（信号）进行编码并输出。如：一条 信号线出现高电平时，表示一个特定的含义事件发生，时常需 要对此进行编码，以通知系统；而出现低电平时表示正常，无 特殊情况发生。这是对高电平编码，信号线出现高电平时，称 为高电平有效（信号有效），出现低电平成为信号无效。
精品资料
一种(yī zhǒnɡ)技巧性方法
X1AB,XC 2ABC Y2A BAC BC Y1X1X2Y2
Y2 BC
A
00 01 11 10
0
1
1
111
Y1 BC
A
00 01 11 10
0
1
1
11
1
精品资料
X1 BC
A
00 01 11 10
0
1
1
X2 BC
A
00 01 11 10
0
111
11111
第四章 组合(zǔhé)逻辑电路
4.1 概述(ɡài shù) 4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4 MSI分析与设计 4.5 竟争与冒险 4.6 小结
精品资料
4.1概述(ɡài shù)
组合逻辑电路特点：输出只与当前的输入情况有关，与以前 (yǐqián)的输入输出无关。结构上从输出到输入没有反馈回路。 （无记忆）
111
11
0
11111111
111
10
0
0 × × × × × × ×
000
01
0
1 0 × × × × × ×

4第四章 组合逻辑电路

4第四章 组合逻辑电路

其它输入取值组合不允许出现，为无关项。
2014-6-28
4.3 常用组合逻辑电路部件
Y2 I4 I5 I6 I7
Y1 I 2 I 3 I 6 I 7
Y 0 I1 I 3 I 5 I 7
2014-6-28
图
3位二进制（8线－3线）编码器的框图
2014-6-28
4.3 常用组合逻辑电路部件
（2）二进制优先编码器（ Priority Encoder） 在优先编码器中，允许同时输入两个以上的有效编码 请求信号。当几个输入信号同时出现时，只对其中优先权 最高的一个进行编码。优先级别的高低由设计者根据输入 信号的轻重缓急情况而定。
集成优先编码器举例——74LS148（8线-3线）
画出逻辑图如图所示。
2014-6-28
例：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗
警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、 L1、L2输出，在同一时间只能有一个信号通过。如果同时有两
个以上信号出现时，应首先接通火警信号，其次为盗警信号，
最后是日常业务信号。试按照上述轻重缓急设计该信号控制电
2014-6-28
（2）用卡诺图进行化简。（注意利用无关项）
2014-6-28
（3）由逻辑表达式 画出逻辑图。
2014-6-28
4.2 组合逻辑电路的分析与设计方法 4.3 常用组合逻辑电路部件
人们为解决实践上遇到的各种逻辑问题，设计了许多逻 辑电路。然而，我们发现，其中有些逻辑电路经常、大量 出现在各种数字系统当中。为了方便使用，各厂家已经把
2014-6-28
4.3 常用组合逻辑电路部件
（1）二进制译码器——3-8译码器

数字电子技术基础(数字电路)第四章组合逻辑电路

数字电子技术基础(数字电路)第四章组合逻辑电路

（7-14/29）
【例2】 用与非门设计一个码制变换电路。要求将8421码 转换为余3码。 ① 逻辑抽象 B8 B4 B2 B1
8421码 输入
8421码 转换为 余3码
E3 E2 E1
E0 余3码 输出
（7-15/29）
② 真值表 B8B4B2B1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 E3E2E1E0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0
信号经不同路径传输 后到达电路中某一会 合点的时间有差异的 现象，称为竞争。
由于竞争原因而使电
路输出发生瞬时错误 的现象，称为冒险。
A
A
L
A L
（7-23/29）
2. 如何判别电路中有无冒险？
代数法判别与电路对应的表达式
判竞争： 同一变量以原变量、反变量的形式同时出 现在表达式中，则变量具有竞争能力。
电路设计
波形图 文字描述 逻辑图
【例1】 用与非门设计一个监视交通信号灯状态的逻辑电路。 每一组信号灯均由红、黄、绿灯组成。正常工作时 有且仅有一盏灯亮；出现其他状态时，发出故障信号。
① 逻辑抽象
R A G
正常工作状态 R A G
R A G
R A 红(R)、黄(A)、绿 G (G)为信号灯的状 态输入。 灯亮为1。
L2 = BC + AB × C

第4章 组合逻辑电路-完整

第4章 组合逻辑电路-完整

16
2. 根 据 题 意 列 出 真 值 表
A B
0 0 0 0 0 0 1 1
C
0 1 0 1
L
0 0 0 1
3.画出卡诺图化简：
BC
A 0 1 00 0 01 0 1 11 10 0
1 1 BC
0
1
AB
1 0
1 1 1 0 1 1
0
1 0 1
0
1 1 1
AC
L= AC + BC + AB
17
4、用与非门实现逻辑电路
13
组合电路的分析练习题 • 课后习题1~4（教材209页）。
14
§4.2.2
组合逻辑电路的设计方法
设计
根据实际逻辑问题 步骤：
确定输入、输出 变量，列出真值 表
最简单逻辑电路
选择所需 门电路 画逻辑电路图
写出表达式 并简化
根据设 计要求
分析题意，将设计 形式变换 要求转化为逻辑关 系，这一步为设计 组合逻辑电路的关键 根据设计所用
25
利用约束项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
26
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
输
I0 X X X X X I1 X X X X X I2 X X X X X I3 I4 X X X X 1 X X X 1 0
22
用与或非门实现
AG R 00 1 0 01 0 1 11 1 1
10
0 1
0 Z ( RAG RAG R AG) 1

数字逻辑 第四章 组合逻辑电路

数字逻辑 第四章 组合逻辑电路
1
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
A B 0 1 0 1 Y 0 1 1 0
真值表
0 0 1 1
第四章 组合逻辑电路
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
例2
逻辑图
第四章 组合逻辑电路
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1 Y2
Y A B C 1
逻辑表 Y A B 2 达式
Y Y Y Y2 B A B C A B B 3 1
Y Y1 2 B Y 3
最简与或 表达式
Y ABC AB B AB B A B
例 5 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
因为按照余3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
第四章 组合逻辑电路
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第四章组合逻辑电路▲ 4.1概述1 •逻辑电路的分类（1）组合逻辑电路（简称组合电路）；（2）时序逻辑电路（简称时序电路）。

2、组合逻辑电路的特点（1）功能特点：任一时刻的输出状态仅仅取决于同一时刻的输入状态,一时刻的状态无关。

（2）结构特点：不包含记忆单元，即存储单元。

3、组合逻辑电路的描述如图所示：用一组逻辑函数表示为:『丫1 f1（X’、X、X n)斗丫2f2（X’、X2、X n)JY n f n(X1、X2、X n)4.2组合逻辑电路的分析和设计方法一、分析方法分析就是已知电路的逻辑图，分析电路的逻辑功能。

分析步骤如下：（1）根据已知的逻辑图，从输入到输出逐级写出逻辑函数表达式。

（2）利用公式法或卡诺图法化简逻辑函数表达式（最简与或表达式）（3）列真值表。

（4）确定其逻辑功能。

例1、分析下图组合逻辑电路的功能。

而与前组合逻辑电路输出信号（4）由真值表知：若输入两个或者两个以上的1,输出丫为1 功能：在实际应用中可作为多数表决电路使用。

练习：分析如图所示组合逻辑电路的功能▲二、设计方法设计就是已知实际逻辑问题，设计实现该功能的最简电路。

设计步骤如下：（1）根据实际逻辑问题进行逻辑抽象，即确定输入、输出变量的个数，并对它们进行逻辑赋值（即确定0和1代表的含义）。

（2）根据逻辑功能列出真值表，求出逻辑函数表达式。

（3）选定逻辑器件。

1、若选用SSI （小规模门电路），则化简函数表达式，画出实现电路；2、若选用MSI （中规模门电路），则变换函数表达式形式，画出实现电路。

例2、有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。

设计两个教室是否开灯的逻辑控制电路，用SSI门电路实现。

要求如下：（1）一个班学生上自习，开小教室的灯。

（2）两个班上自习，开大教室的灯。

（3）三个班上自习，两教室均开灯。

解：（1）逻辑抽象：设输入变量A、E、C分别表示三个班学生是否上自习，1表示上自习，0表示不上自习；输出变量Y、F分别表示大教室、小教室的灯是否亮，1表示亮，0表示灭。

（2）列真值表：（3）列真值表: ABC 丫0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1ABC Y F 0 0 0 0 00 0 1 0 1 0 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1 …Y BC AC AB (3)函数表达式：Y ABC ABC ABC ABCABC ABC ABC ABCF\ 00 01 11 101F ABC ABC ABC ABC =A ㊉B ㊉C(4 )画逻辑图: ABCFY课堂练习：P179 3.44.3若干常用的组合逻辑电路(MSI )一、编码器(重点：定义、逻辑真值表)1、定义、分类2、实例介绍3、应用1、定义、分类编码：用二进制代码组合表示特定含义的输入对象而编码器就是实现编码操作的数字电路。

分类：(例如文字、数字、符号等(1)按输入、输出的端数不同二进制编码器：2n(IN) f n(OUT) 二—十进制编码器：10(IN) f n=4(OUT)(2)按照编码方式规则不同普通编码器：每次只允许一个输入对象。

优先编码器：每次允许多个输入对象，但只对优先级别最高的进行编码。

2、实例介绍(1) 3位二进制编码器(也称8/3线编码器，是一普通编码器)输入信号高电平有效。

写出输出的函数表达式，化简有:丫 2 14 15 丨 6 丨7Y l 12 J h 丨7 Y 。

I l I 3 I 5 I 7编码器电路图：（2）优先编码器（74LS148）74LS148 是-看74LS148的逻辑图（P141）,制端，下面依次介绍一下：S :片选信号，S =0，Y S :选通输出端丫0~丫2是输出端，还有一些控编码器禁止工作。

。

Y EX :扩展端，Y EX =O ,编码器工作，且有信号输入芯片的管脚分布图为:｛T a T1 la14. Il I4 T, Yi Y1 Y D 1 0 Q 0 0 0 A 0 0 0 0 0 1 0 0 0 0 0 0 0 (1 1 0 0 1 0 (* 0 0 0 0 I 0 0 J 0 1 0 0 u 0 0 1 1 00 0 U 1 0 口 0 I 0 0 0 0 0 0 0 ] aQ 1 0 L 0 门 Q 0 门0 L 0 ] 1 0 0 0 Q 00 0 Q 1 I 1 II o ~ |7是输入端,编码器工作；S =1，Y s =0，编码器工作，但无信歸eEI ；憤丨 A I 二■ £ | 二 |二 I Aininnn TH n74LS148的功能表P142的功帶衰人r I I巧111111 X X X X X XU t i i1i)i1111野J0X X*X K X M M u u0If1n仙X JC X K X X01u0J1bX X X X0I J010I Di|X X X K a1I r Cl t r ib M X M b l11>J(191卄ii X.■4L111I u1I0o*»1 1.I t1[110I LI01111111I1I II（3）二—十进制编码器（74LS147）引脚分布图为：TTTTTTTT二2 £ "匸g74LS147 的功能表（P144 表3.3.3）3、应用：小测验：用与非门设计一个三变量判偶电路。

当输入变量中有偶数个1时，输出1；否则输出为0。

、译码器(重点：定义、分类、输出与输入之间的关系)1、定义、分类2、实例介绍3、扩展问题4、应用：用译码器实现逻辑函数1、定义、分类译码：编码的逆过程，即将每一组输入的二进制代码翻译”为一个高、低电平的输出信号。

而实现译码功能的数字电路称为译码器。

分类：(1)二进制译码器：n (IN) —2n(OUT)2) 二—十进制译码器：4 (IN) —10 (OUT)，即将10个BCD代码译成10个高、低输出信号。

(3)显示译码器(BCD —七段显示译码器)：4(IN) —7 (OUT)2、实例介绍(1) 3位二进制译码器(3/8线译码器)：74LS1383位二进制译码器的框图为：F面介绍一TTL集成译码器74LS138：功能表A.输LU1 J5] + 5,4,A,4*Y.附Fi F」Y s Y.Yi师X X K11111111X1X X嵩1111111I«00a01 1.111111«u011u11L1111J Q u J0J101111iJ a0i11JI10J1111«1001I1101111A0111i11n1111A0)]i111fl I1命1V1J I11111a 输出为低电平有效根据功能表写出输出的函数表达式：★Y 0 A 2 A1A 0 m oY 1 A 2 A1A 0 m1Y 2 A2A1A0 m2Y 7 A2A1A0 m?故这种译码器也叫做最小项译码器芯片的管脚分布图：(2) 二—十进制译码器：74LS142 真值表：P150（3）显示译码器（BCD —七段显示译码器） 数码显示器按显示方式有分段式、字形重叠式、 点阵式。

其中，七段显示器应用最普遍。

七段显示器分为半导体数码管（LED 七段显示器）和液晶显示器两种。

①LED 七段显示器LED 显示器外形图为：七段显示器为了显示 BCD 码，需用显示译码器将代码译成数码管所需的驱动 信号②显示译码器（BCD —七段显示译码器）：74LS48 以共阴极接法为例：dpabcdefgdp2Sf1 >Ji EE7abcdefgdpZci1 1 »■ 1 1 c 1 - 1 1 ( £2¥ ---- \ ¥-----・1 4sz ► --I I I U II I分为七段，每段都是一个发 光二极管（LED ）,有共阳 极和共阴极两种接法。

COM （a ）共d COM (b)共阳显示译码器LEDA B C D真值表：(高电平有效)输A岀1A.i.附也U仁Y4fl y.11■if n i I111I打1u if I H1V0n0e2呻01q11It V1卄1i0t J11110I4(116•*11u胡115什1町J1t1£u11b II11n*M j1i i D飞|i1f111II0朴前10ii0I11n1l1L•«1a t i ii j1集成显示译码器7448: A1 1 16 一V ccA2---- 12 15 _ Yf三个辅助控制端LT、BI /RBO、TT 一RBIBI/RBO —!341413—Y g—Y a的功能和用法见P155 RBI -- 7448512 一Y bA3 一6 11 —Y cA0----- ,7 10 -- 丫 dGND-189 —Y e3、扩展问题用两片3/8线译码器74LS138扩展一个4/16线译码器。

P148例3.3.2当D3=0, 74LS138(1)工作，而74LS138(2)禁止工作，故将输入D3D2D1D0的0000〜0111 代码译成Z o ~Z7 ；当D3=1 时，74LS138(2)工作，而74LS138(1)禁止工作，将D3D2D1D0的1000〜1111代码译成Z8~Z15。

4、应用：用译码器实现逻辑函数例1、用3/8线译码器74LS138和门电路产生如下多输出逻辑函数丫1 AC4 ___ __________丫ABC ABC BC，丫1 AC ABC ABC m7 m§.Y2 A BC ABC BC ABC ABC ABC ABC m〔m° m? m3令A2=A、A 1=B> A o=C解:J Y 1 m 7 m 5 m ?m 5 Y 7丫5Y 2 m 1 m 3 m 4 m 7 m i m 3m 4m?Y i Y 3Y 4 Y 7例 2、P158 例 3.3.3 4.3.3数据选择器（重点：定义、输出表达式）一、 定义 二、 实例介绍 三、 扩展四、应用：用数据选择器实现逻辑函数、定义在数字信号的传输过程中，数据选择器（也称多路开关）可以从多路输入 选择一路输出。

其功能如图：、实例介绍电路的接法LS138为：A B CA 2 A i A o5152 53Y o Y i丫 2 丫 374L Y<5-YY 2& u ——Y 1控制信号（1）双4选1数据选择器：74LS15374LS153中集成了两个四选一数据选择器，其中一个的逻辑图和符号图是:囚逍二其中,A i、A o为控制数据传送的地址输入信号，D io〜D13供选择的四路输入信号，Si为使能端。

相关主题