数字电子技术基础期末考试试卷及答案

第 1 页 共 12 页铜 陵 学 院2007-2008学年第二学期《数字电子技术基础》考试试卷（A 卷）（适用班级：06自动化本科）一、填空题（每空1分，共20分）1、数字信号是指在 和 上都不连续的信号。

2、二进制数11011转换为十进制数为 ，转换为十六进制数为 。

3、根据逻辑代数的运算规则有：A ·A ＝ ，A ·A ＝ 。

4、用4位二进制数表示一位十进制数，称为二－十进制代码，简称 码，最常用的二－十进制代码是 码。

5、按计数器中数值的增减分类，把计数器分为 、和可逆计数器。

6、计数器中，_____________计数器工作速度较快，_____________计数器电路结构简单。

7、一个容量为256×4位的RAM ，应有 个基本存储单元，每次访问 个基本存储单元，有 条数据线和 条地址线。

8、PROM 不可编程的逻辑阵列是 ，可编程的逻辑阵列是 。

9、逻辑代数中，最基本的三种逻辑运算是 运算、 运算和 运算。

二、判断题（第小题2分，共１２分）1、真值表、逻辑代数式和逻辑电路图是同一逻辑功能的三种不同表达方式，只要知道其中一种，便可推出其它两种。

（ ）2、一个逻辑函数的所有最小项之积为1。

（ ）3、当用数码表示不同的事物时，这些数码已没有数量大小的含义。

（ ）4、TTL 门电路能带同类门的个数称为噪声容限。

（ ）5、计数器不仅能对时钟脉冲进行计数，还可以用于定时、分频、产生节拍脉冲等。

（ ） ６、已知二输入端的TTL 与非门，将其中的一端经Ω100电阻接地，则当电源接通时，其输出端的状态为０。

（ ） 三、选择题（每小题３分，共１８分）1、若逻辑表达式F=C B A +·，则下列表达式中与F 功能相同的是（ ） ①A B +C ②A B C ③AB C ④AB +C 2、函数F= AB+A C 的“或非－或非”表达式是（ ）①B A B A +++ ②(AB+A )·(AB+C ) ③C A B A + ④(A +B) ·(A+C) 3、一组合逻辑电路如用两级或非门实现，则其逻辑函数表达式应写成( )。

##大学信息院《数字电子技术根底》期终考试试题〔110分钟〕(第一套)一、填空题：〔每空1分，共15分〕1．逻辑函数Y AB C=+的两种标准形式分别为〔〕、〔〕。

2．将2004个“1〞异或起来得到的结果是〔〕。

3．半导体存储器的结构主要包含三个局部，分别是〔〕、〔〕、〔〕。

4．8位D/A转换器当输入数字量10000000为5v。

假设只有最低位为高电平，那么输出电压为〔〕v；当输入为10001000，那么输出电压为〔〕v。

5．就逐次逼近型和双积分型两种A/D转换器而言，〔〕的抗干扰能力强，〔〕的转换速度快。

6．由555定时器构成的三种电路中，〔〕和〔〕是脉冲的整形电路。

7．与PAL相比，GAL器件有可编程的输出结构，它是通过对〔〕进展编程设定其〔〕的工作模式来实现的，而且由于采用了〔〕的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：〔共15分〕1．将逻辑函数P=AB+AC写成“与或非〞表达式，并用“集电极开路与非门〞来实现。

2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。

三、分析图3所示电路：〔10分〕1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数〞的四舍五入电路〔采用8421BCD码〕。

要求只设定一个输出，并画出用最少“与非门〞实现的逻辑电路图。

〔15分〕五、电路与CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0〞，试画出输出端B和C的波形。

〔8分〕BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

〔6分〕七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

数字电子技术基础试题及答案一TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】数字电子技术基础期末考试试卷1. 时序逻辑电路一般由 和 两分组成。

2. 十进制数（56）10转换为二进制数为 和十六进制数为 。

3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。

4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。

5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。

1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。

2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=Ω，C=μF 。

试求脉冲宽度T ，振荡频率f 和占空比q 。

图15．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。

………………………密……………………封…………………………装…………………订………………………线……………………… 学院 专业（班级） 姓名 学号……………………6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。

图D= Q n+1=Q1=7. 已知电路如图4所示，试写出:①驱动方程；②状态方程；③输出方程；④状态表；⑤电路功能。

图41．设计一个三变量偶检验逻辑电路。

当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。

选用8选1数选器或门电路实现该逻辑电路。

要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2）画出逻辑电路图。

A B C F2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。

中南大学数字电子技术基础期末考试试卷四套附答案Document serial number【NL89WT-NY98YT-NC8CB-NNUUT-NUT108】中南大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、（）。

1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。

3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8位D/A转换器当输入数字量为5v。

若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。

6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。

2．图1、2中电路均由CMOS门电路构成，写出P、Q的表达式，并画出对应A、B、C的P、Q波形。

三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。

要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

（15分）五、已知电路及CP、A的波形如图4(a)(b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。

（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

数字电子技术基础期末考试试卷及答案(1)一、填空题 : （每空1分，共10分）1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 .2 . 逻辑函数L = + A+ B+ C +D = 1 .3 . 三态门输出的三种状态分别为：、和 .4 . 主从型JK触发器的特性方程= .5 . 用4个触发器可以存储位二进制数.6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条. 1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 .2 . 1.3 . 高电平、低电平和高阻态.4 . .5 . 四.6 . 12、 8二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图.2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）.A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）.A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A ）.A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C ）.A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A ）.A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）.A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）.A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）.A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出.A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路. （每题6分，共12分）1、写出如图1所示电路的真值表及最简逻辑表达式.图 12、写出如图2所示电路的最简逻辑表达式.图 2五、判断如图3所示电路的逻辑功能.若已知 u B =-20V，设二极管为理想二极管，试根据u A 输入波形，画出 u 0 的输出波形（8分）t图3六、用如图 4所示的8选1数据选择器CT74LS151实现下列函数.（8分）Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)图 4七、用 4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图.（CT74LS161如图5所示，其LD端为同步置数端，CR为异步复位端）.（10分）图 5八、电路如图 6所示，试写出电路的激励方程，状态转移方程，求出Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形.（设 Q 0 、Q 1 的初态为0.）（12分）数字电子技术基础试题（一）参考答案一、填空题 :1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 .2 . 1.3 . 高电平、低电平和高阻态.4 . .5 . 四.6 . 12、 8二、选择题：1.C2.D3.D4.A5.C6.A7.C8.C9.D 10.C三、逻辑函数化简1、Y=A+B2、用卡诺图圈0的方法可得：Y=（+D）（A+ ）（+ ）四、 1、该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为0.2、B =1，Y = A ，B =0 Y 呈高阻态.五、 u 0 = u A · u B ,输出波形 u 0 如图 10所示:图 10六、如图 11所示：D图11七、接线如图 12所示：图 12全状态转换图如图 13 所示：（ a ）（ b ）图 13八、，，波形如图 14所示：。

数字电子技术基础期末考试试卷及答案一、填空题 : （每空1分，共10分）1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 1 。

3 . 三态门输出的三种状态分别为：、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。

1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。

2 . 1。

3 . 高电平、低电平和高阻态。

4 . 。

5 . 四。

6 . 12、 8二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。

2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A ）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C ）。

A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A ）。

A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。

A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）。

数字电子技术基础期末试题一、选择题（本大题共12个小题，每小题2分，共24分。

在每小题给出的四个选项中，只有一项是符合题目要求的，请将所选的答案标号填在题后的括号中内。

）1、逻辑函数F （A 、B 、C ）＝A ⊙B ＋A C 的最小项表达式为（ ）A 、F=Σm （0、2、5、7）B 、F=ABC ＋A CC 、F=Σm （1、3、6）D 、F=Σm （0、1、2、6、7）2、逻辑函数F （A 、B 、C 、D ）＝Σm （1、4、5、9、13）+Σd （12、14、15）的最简与或式为（ ）A 、F ＝AB+C DB 、F ＝BC +CD C 、F=C D ＋B C D 、F=A C +C D3、逻辑函数F ＝)(A D C C B ++的反函数是（ ）A 、F =)()(A D C CB +⋅+ B 、F =)(DAC C B +⋅+ C 、F =)(AD C BC +⋅+ D 、F =A D C C B +⋅+4、已知逻辑变量A 、B 、F 的波形图如图4所示，F 与A 、B 的逻辑关系是（ ）A 、F=AB B 、F=A ⊕BC 、F=A ⊙BD 、F=A+B5、已知逻辑函数F 的卡诺图如图5所示，能实现该函数功能的电路是（ ）图56、三态门电路如图6所示，输出F为（）A、低阻B、高阻C、ABD、17、OC门电路图如图7所示，该电路可完成的功能是（）A、F=ABB、F=AB+CC、F=1D、F=AB·C8、一个十六选一的数据选择器，其地址输入端的个数为（）A、2个B、3个C、4个D、5个9、下列逻辑电路中，属于组合逻辑电路的是（）A、计数器B、触发器C、寄存器D、译码器10、只有暂稳态的电路是（）A、单稳态触发器B、多谐振荡器C、施密特触发器D、定时器11、由n个触发器构成的移位寄存器，组成扭环形计数器时，其进位模为（）A、nB、2 nC、n2D、2 n12、ROM中的内容，当电源掉电后又接通，存储器中的内容（）A、全部改变B、全部为0C、全部为1D、保持不变二、填空题（本大题共8个小题，每空1分，共16分。

一、填空题：（每空1分，共16分）1．逻辑函数有四种表示方法，它们分别是（真值表）、（ 逻辑图 ）、（ 逻辑表达式 ）和（ 卡诺图 ）。

2．将2004个“1”异或起来得到的结果是（ 0 ）。

3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。

4．施密特触发器有（ 两 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。

5．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（ 10 ）条，数据线（ 4 ）条。

6．已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于（ 20 ）kHz ；完成一次转换所用的时间应小于（ 50 ）。

7．GAL 器件的全称是（ 通用阵列逻辑 ），与PAL 相比，它的输出电路是通过编程设定其（ 输出逻辑宏单元 ）的工作模式来实现的，而且由于采用了（ E 2CMOS ）的工艺结构，可以重复编程，使用更为方便灵活。

二、根据要求作题：（共16分）1． 试画出用反相器和集电极开路与非门实现逻辑函数 C B AB Y +=。

解：1．R＋VCC2、图1、2中电路由TTL 门电路构成，图3由CMOS 门电路构成，试分别写出F1、F2、F3的表达式。

解：．2. C B AC F C F B A F +==+=321;;三、已知电路及输入波形如图4（a ）（b ）所示，其中FF1是D 锁存器，FF2是维持-阻塞D 触发器，根据CP 和D 的输入波形画出Q1和Q2的输出波形。

设触发器的初始状态均为0。

（8分）解：四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。

（10分）解：四、（1）表达式7321742121m m m m Z m m m m Z +++=+++= （2）真值表（3）逻辑功能为：全减器五、设计一位8421BCD 码的判奇电路，当输入码为奇数时，输出为1，否则为0。

《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。

2．将2004个“1”异或起来得到的结果是（）。

3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8位D/A转换器当输入数字量10000000为5v。

若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。

6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。

2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。

三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。

要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。

（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

ROM中的数据见表1所示。

试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。

数字电子技术基础试题（一）一、填空题： (每空1分,共10分）1．（30.25） 10 = ( ） 2 = ( ） 16 .2 。

逻辑函数L = + A+ B+ C +D = 1 。

3 . 三态门输出的三种状态分别为：、和。

4 。

主从型JK触发器的特性方程= 。

5 。

用4个触发器可以存储位二进制数。

6 。

存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。

二、选择题: (选择一个正确的答案填入括号内，每题3分，共30分）1。

设下图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下，输出电压波形恒为0的是:（C )图。

2。

下列几种TTL电路中，输出端可实现线与功能的电路是( D）。

A、或非门B、与非门C、异或门D、OC门3。

对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。

A、通过大电阻接地（〉1。

5KΩ）B、悬空C、通过小电阻接地(〈1KΩ）B、 D、通过电阻接V CC4。

图2所示电路为由555定时器构成的（A ）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C )。

A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是(A )。

A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示,则该电路为（ C）.A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）.A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）。

A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有( C）个数据信号输出.A、4B、6C、8D、16三、逻辑函数化简（每题5分,共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。

《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）．逻辑函数的两种标准形式分别为（）、（ 1 ）。

C?Y?AB 2．将2004个“1”异或起来得到的结果是（）。

3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8位D/A转换器当输入数字量10000000为5v。

若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。

6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。

Q波形。

C的P、Q 门电路构成，写出P、的表达式，并画出对应A、B、1图、2中电路均由CMOS2．10分）（三、分析图3所示电路：数据选择器的输出函数式；8）试写出选11 的波形图；连续变化时，YA1、A0从000~111、2）画出A2 3）说明电路的逻辑功能。

1。

要求只设定一个输出，并画出用最少码）四、设计“一位十进制数”的四舍五入电路（采用8421BCD 15“与非门”实现的逻辑电路图。

（分）、的波和，试画出输出端BC0五、已知电路及CPA的波形如图4(a) (b)所示，设触发器的初态均为“”8（分）形。

B2C六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

ROM中的数据见表1所示。

XX大学信息院《数字电子技术基础》期终考试试题（ 110 分钟） (第一套 )一、填空题：（每空 1 分，共 15 分）1．逻辑函数YABC 的两种标准形式分别为（）、（）。

2．将 2004 个“ 1”异或起来得到的结果是（）。

3 ．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8 位 D/A 转换器当输入数字量10000000 为 5v。

若只有最低位为高电平，则输出电压为（） v；当输入为 10001000，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D 转换器而言，（）的抗干扰能力强，（）的转换速度快。

6．由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共 15 分）1．将逻辑函数P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门”来实现。

2．图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A 、B、C 的 P、Q 波形。

三、分析图 3 所示电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、 A1、 A0 从 000~111连续变化时， Y 的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD 码）。

要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

（15 分）五、已知电路及、4(a) (b)所示，设触发器的初态均为“ 0”，试CP A 的波形如图画出输出端 B 和 C 的波形。

（8 分）BC六、用 T 触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图 5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明 T 的取值。

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 1 。

3 . 三态门输出的三种状态分别为：、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。

二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。

2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A ）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C ）。

A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A ）。

A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。

A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）。

A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。

A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。

班级学号姓名※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※装订线XXXX职业学院学年第二学期级专业数字电路考试卷(A)题号一二三四五六总分得分评卷教师一、计算题（每题5分，共20分）将下列非十进制数转换成等效的十进制数（1）10110.011(2)（2）2AD.C7(16)（3）621.34(8)（4）将29.437(10)转换成二进制数二、逻辑函数化简题（共15分）1、用卡诺图法将下列函数化简成最简式（9分）∑=）、、、、、、、（）、、、1514131210853(mDCBAF2、写出下列逻辑图的输出函数表达式（6分）三、应用题（15分）试用两片74HC151扩展成十六选一的数据选择器，请画出实现该功能的逻辑图，并标出用到的芯片管脚号。

班级学号姓名※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※装订线四、简答题（10分）常用的触发器有那些类型，各有什么功能？对应的芯片型号有哪些？五、分析题（10分）分析说明下列各图所示电路，各是几进制记数器。

（要有分析过程）（1）（2）六、综合设计题（30分）请设计一个24进制的控制电路，所用芯片自选。

要求：（1）具备暂停、继续走时功能（2）具备随时清零功能（3）只须画出逻辑图既可，但要在逻辑图上标出芯片的型号，标出需要用到的管脚号。