课程名称：FPGA与硬件描述语言
课程编码：7002301
课程学分：2学分
课程学时：32学时
适应专业：电子信息工程、电子信息工程（理工科实验班）
《FPGA与硬件描述语言》
FPGA and Hardware Describing Language
教学大纲
一、课程性质与任务
性质：本课程的授课对象为电子信息工程专业二年级本科生，课程属性为专业基础必修课，该课程讲授FPGA基本原理及结构，先进的硬件描述语言（VHDL语言），FPGA设计与应用等知识。
任务：通过对（VHDL）硬件描述语言，FPGA设计等知识的学习，掌握硬件描述语言，FPGA设计的基本知识。培养学生动手能力以及解决实际问题的能力。理解VHDL语言，学会FPGA设计方法等。
二、课程教学基本内容及要求
第一章绪论VHDL的数据和表达式
（一）教学基本要求：
掌握：VHDL程序的特点，VHDL的数据，VHDL的表达式。
了解：FPGA基本原理及结构。
（二）教学基本内容：
绪论：FPGA基本原理及结构
第一章VHDL的数据和表达式
1.1 VHDL程序的特点
1.2 VHDL程序的基本结构
1.3 VHDL的数据
1.4 VHDL的表达式
第二章VHDL的顺序描述语句
（一）教学基本要求：
掌握：信号赋值语句和变量赋值语句，if语句，case语句，null语句。
理解：loop语句。
（二）教学基本内容：
第二章VHDL的顺序描述语句
2.1信号赋值语句和变量赋值语句
2.2 if语句
2.3 case语句
2.4 loop语句
2.5 null语句
第三章VHDL的并行描述语句
（一）教学基本要求：
掌握：进程语句，并发信号赋值语句，元件例化语句。
理解：条件信号赋值语句，选择信号赋值语句。
了解：生成语句。
（二）教学基本内容：
第三章VHDL的并行描述语句
3.1进程语句
3.2并发信号赋值语句
3.3条件信号赋值语句
3.4选择信号赋值语句
3.5元件例化语句
3.6生成语句
第四章VHDL的时钟信号描述方法
（一）教学基本要求：
掌握：时钟的VHDL描述方法，时序电路中复位信号的VHDL描述方法。（二）教学基本内容：
第四章VHDL的时钟信号描述方法
4.1时钟信号的VHDL描述方法
4.2时序电路中复位信号的VHDL描述方法
第五章VHDL的有限状态机的设计
（一）教学基本要求：
掌握：有限状态机的基本概念及应用。
理解：一个Moore型有限状态机的设计实例
（二）教学基本内容：
第五章VHDL的有限状态机的设计
5.1 有限状态机的基本概念
5.2一个Moore型有限状态机的设计实例
三、本课程与其它相关课程的联系与分工
先修课程：电路分析，模拟电子技术，数字电子技术。
后续课程：电信综合课程设计，毕业设计。
四、实践性教学内容的安排与要求
实践性教学一共安排8次上机实验，实验前需进行实验预习，实验后需上交实验报告。
1.实验预习要求：
设计出电路的源程序，写出电路功能测试内容。
2.实验报告要求：
1) 实验目的
2) 实验设备
3) 电路的源程序及框图
4) 电路功能测试方法
5) 实验数据分析
6) 实验结论
7) 实验中问题的处理、讨论和建议，收获和体会。
8) 附实验预习报告
9) 附实验的原始数据记录
10)实验报告封面
五、课程各教学环节和各篇章（节）学时分配
总学时为32学时，其中课程讲授16学时，实验16学时。
课程各章节及实验学时分配如下：
六、本课程在课外练习方面的要求
本课程课内外学时比为9:1。主要课外作业形式为课程相关知识查阅。
课程相关知识查阅：需要利用图书馆、网上资源等了解当前EDA技术的发展现状和发展趋势。
七、本课程在使用现代化教学手段方面的要求
使用多媒体教学方法，增强学生感性认识。
八、教材及教学参考书
教材：
潘松黄继业，EDA技术与VHDL（第4版），清华大学出版社，2013年4月。教学参考书：
徐向民，VHDL数字系统设计，电子工业出版社，2015年8月。
九、本课程成绩的考核方式、成绩评定标准
采用百分制考核方式，总成绩由平时成绩和期末成绩综合得出，其中平时
成绩占50%，期末成绩占50%。
平时成绩由理论课出勤（10%）和实践教学成绩（40%）组成；期末成绩由
试卷成绩（50%）组成。
理论课出勤成绩：由出勤、作业、课堂测验和学习主动性构成。
实践教学成绩：由实验出勤，实验效果和实验报告构成。
考试形式：闭卷考试或上机闭卷考试。
大纲撰写人：冯祎
大纲审阅人：王乐
系负责人：张东彦
学院负责人：曹淑琴
修订日期：2017年4月
