PCB设计检查表-PCB checklist

格式：xls
大小：48.00 KB
文档页数：16

下载文档原格式

/ 16

数字板PCB设计检查check_list

接口电路一般使用专用芯片，是否注意采用光器件或变压器进行隔离、传输匹配、过压过流保护、防雷击等措施。

芯片如有PGND引脚或要求接PGND时，在单板上是否设计了相应的PGND地，并在电源接口处与电源地相连，以防雷击并泄放一次保安单元剩余的电荷。

是否考虑到单板与RF模块接口的输入/输出信号的电平隔离及匹配。

高速并行总线接口是否统一采用推荐优选接口芯片单板上的调试串口是否采用RS232终端并联匹配电阻是否尽可能靠近接收电路，串联匹配电阻是否靠近始端。

输出信号应是否考虑有足够的驱动能力在设计中，正确使用数字地（DGND），模拟地（AGND），电源地（BGND），保护地（PGND）。

单板上电后能否进行自检，并进行一些必要的自环收发、内存读写、芯片测试等功能性的测试，如有异常，指示灯是否指示自检失败，否则开始正常运行。

单板自检故障时，能否将故障原因送主机及调试口在单板上是否有必要的测试点单独引出，以TP1、TP2···等来命名测试点是否包括电源、时钟等。

具有Boundary-Scan的器件，其测试访问端的四个管脚TDI、TDO、TMS 、TCK是否留有测试孔。

CPU的晶振应尽量排布在晶振输入引脚附近。

无源晶振要加几十皮法的电容；有源晶振可直接将信号引至CPU的晶振输入脚。

如果CPU内部自带Watchdog电路，则采用内部的Watchdog，对于系统来说更为安全可靠。

对于CPU的中断输入脚，无论使用与否，应接有上拉或下拉电阻，尽量不要悬空。

对于不用的输入脚，也应尽量照此处理。

专用芯片的应用是否参考了厂家资料给出的推荐电路。

在总线达到产生传输线效应的长度后，是否考虑了匹配关键信号是否引到接插件或预留了测试点PCB、单板软件的版本信息是否都在各自范围内设计，并可上报单板的关键芯片是否支持自测试功能单板、扣板的机械尺寸与信号位置设计是否统一考虑；单板上电后的芯片的初始状态是否固定单板上接插件的间距和位置是否参考同类成熟单板单板所有器件选型是否通过品质和商务清单评审。

PCB设计检查表-PCB-checklist

4.4.12
148
PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份）
149
PAD与PAD的SPACING：最小要8mil
150
BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil）
133 4.4.4 Via Hole 尺寸为20mil
134 4.4.5 POWER 及 GROUND ACCESS 为32mil
135 4.4.6 GRID HOLE及其他ACCESS为45mil
136
GUIDE PIN HOLE（非镀通孔）
137 4.4.7 如图纸有提供HOLE SIZE ，按图纸做
128 4.3 与电原理图网络匹配检查
129 4.4 元件焊盘过孔尺寸检查
130 4.4.1 板厚度≤125mil时，VIA孔（过孔）为25mil
131 4.4.2 板厚度>125mil时，VIA孔（过孔）为32mil
132 4.4.3 对于长方形的PAD ，长的每边15mil ，短的每边有4mil
26 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标
27 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜）
28 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）
29 2.22 元器件的1脚是否为方PAD
30 2.23 POWER PLANE 分割时是否出现瓶颈
9 2.2 所有器件已经放置到板面
10 2.3 整体布局参照原理功能框图，兼顾美观及电源、地的分割
11 2.4 高、中、低分开放置

PCB评审CHECK LIST

评审人模块编号内容项 1 2 3 4
SCH，PCB同步，库元件最新。走线完成，DRC消除。检查器件摆放是否符合结构要求凸出PCB板边缘器件（如AudioJack）不会和拼版工艺边干涉项目中新增加器件的库是否正确， pcb的PartNumber与原理图是否正确有方向的器件是否都有标示点，有极性元件的极性是否标有正负极丝印，是否正确。如芯片1脚、电容、二极管、三极管、电池的极性。丝印文字高度不得小于0.5mm，丝印线宽不得小于0.127mm。BOT面文字需要镜像.BGA和CSP元件都应有贴片定 NPTH孔周围0.2mm内是否禁止走线。器件是否远离板边,保证板边有完整铺地(机构有特殊要求的器件除外,如天各个器件之间的距离是否满足最 0.3mm 建议最小线宽线距为0.1mm/0.1mm, BGA pitch为0.5mm时可以在BGA内部内层局部使用0.075mm/0.075mm的线宽线距，表层线宽线距不得小于 0.1mm/0.1mm。相同网络的盲孔(via1-2,via5-6)和埋孔(via2-5),是否没有重叠,最差只能通孔板是否没有通孔落在BB的BGA焊盘上 HDI板是否没有盲孔(Via1-2,Via5-6) 一半在焊盘上，一半在焊盘外各Solder Mask开窗区域是否与导线、过孔重叠对于ESD器件和滤波电容，要先过器件再进IC的PIN 表层是否没有长的高速数字走线,否则会有辐射干扰,影响天线的灵敏度 (LCD BUS,Sensor Bus) 音频线（Speaker，Receiver，Micphone 等）是否进行了差分线、包地处理多引脚的元器件（如SOIC、QFP 等），引脚焊盘之间的连线，应由焊盘加引出互连线之后再短接，以免产生桥接。不同功能的线,特别是敏感线,是否避免隔层平行走线必须对BB芯片进行有效屏蔽，加屏蔽盖天线区域的地能否净空

PCB设计检查表-PCB_checklist

Annular Ring：最小要3mil（最好做5mil）
149 150
PAD与PAD的SPACING：最小要8mil BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil） 152 153 154 1.00mm pitch 用0.35mm（14mil） BGA SOCKET（Through Hole TYPE）
3.62 OP AMP 的输入线路要远离输出线路 3.63 4 4.1 线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通知主管）其他 DRC检查
119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139
3.53 Critical TRACE（连接CLK的TRACE）以最短原则设计 Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边距离的三倍） Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE 3.55 （屏蔽线） 3.54 3.56 先设计Critical TRACE（时钟信号线），再布其它线在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破） ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE 3.58 SIDE ） TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT 3.59 之间 3.57 3.60 OP AMP（放大器）输入线必须很短，一对输入线等长 3.61 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短越好

PCB设计检查表

阶段检查项目序号检查内容硬件设计PCB自查PCB复审前期1确保PCB网表与原理图描述的网表一致2确认外形图是最新的3确认外形图已考虑了禁止布线区、传送边、挡条边、拼板等问题4确认PCB模板是最新的5比较外形图，确认PCB所标注尺寸及公差无误，金属化孔和非金属化孔定义准确6确认外形图上的禁止布线区已在PCB上体现7数字电路和模拟电路是否已分开，信号流是否合理8时钟器件布局是否合理9高速信号器件布局是否合理10端接器件是否已合理放置（串阻应放在信号的驱动端，其他端接方式的应放在信号的接收端）11IC器件的去耦电容数量及位置是否合理12保护器件（如TVS\PTC）的布局及相对位置是否合理13是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。

如：面板的复位电路要稍靠近复位按钮14较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲15对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源16器件高度是否符合外形图对器件高度的要求17压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点本安PCB设计检查表布局大体完成后布局外形尺寸18在PCB上轴向插装较高的元件，应该考虑卧式安装。

留出卧放空间。

并且考虑固定方式，如晶振的固定焊盘19金属壳体的元器件，特别注意不要与其他元器件或印制导线相碰，要留有足够的空间位置20母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确21打开TOP和BOTTOM层的PLACE_BOUND，查看重叠引起的DRC是否允许22波峰焊面，允许布设的SMD种类为：0603以上（含0603）贴片R、C、SOT、SOP(管脚中心距大于等于1mm)23波峰焊面，SMD放置方向应垂直于波峰焊时PCB传送方向24波峰焊面，阴影效应区域为0.8mm（垂直于PCB传送方向）和1.2mm（平行于PCB传送方向），钽电容在前为2.6mm。

PCB设计checklist

及安规要求
29 铝基板器件和走线距离板边和安装孔，定位孔至少1.5mm 推荐2mm 。 30 CAN 485 等走线按照差分走线。422 RS232 I2C按照类差分走线。 31 走线无锐角直角走线电源线压差较大的中间尽量加上地线例如12V和5V。信号线电源线是否 32 在其参考平面内。 33 过孔间距≥8mil 过孔与焊盘间距≥10mil 。铜皮到通孔间距≥ 15mil，没有过孔上焊盘。铜箔与过孔间距≥12mil。
34 所有的电源线最小线宽20mil。在IC处可适当缩小。 35 经常插拔的插座处增加泪滴或者加粗走线。 36 0805以下的阻容类器件下面禁止走线。 37 电感磁环变压器绕组等磁性元件下方禁止走线并割地处理。 38 电解电容下方尽量不要打孔。 39 插件电容铝电容方向是否一致。 40 via孔种类≤3种，是否有连孔，重孔（孔间距小于10Mil为连孔） 41 2844芯片走线大于20mil 并且芯片下方大面积铺铜。 42 IC 与插座直接相连的管脚是否串接电阻防静电。 43 双面板两面铜皮比例大于15% 44 各类芯片滤波电容靠近芯片放置，上下拉电阻在电容之后。 45 插件电阻分流器等器件要考虑倾斜引起的安规距离不够 46 不同的工作区域比如GND 和AGND 之间间距最少大于1mm 47 输入输出电源转换，电源网络要经过大电容后在到负载。 48 电解电容距离MOS管变压器等发热器件距离大于4mm 49 丝印推荐大小50 5 或者40 4 。丝印禁止上焊盘。 50 丝印按照从左到有从下到上整齐排列 51 电源板原边增加安规标识，原副边尽量用2D线在丝印层分开。板名版本日期大小100 10 排插部分按需要增加电源和地以及关键 52 信号标识。 53 光绘文件逐层检查，重点关注阻焊层钢网层和DD层。 54 所有1.0MM的VIA孔是否开阻焊。丝印光绘 55 在CAM350中检查丝印是否上焊盘。出光绘前检查所有的DRC是否消除。若有无法消除的重点检查是否影响 56 电气性能和加工。 57 光绘检查所有铜柱是否开阻焊和钢网 58 DD层的孔标识是否和板重叠。 59 检查版本标识板名标识设计时间等是否正确 60 如果板上有铜字检查光绘中是否设置正确。 61 坐标文件选择MM单位输出。检查光绘数量是否正确。打包方式ASM中存放丝印文件装配文件。CAM 62 中存放光绘文件。SMT中存放钢网文件和坐标文件（CAM中不能存放钢网文件） 63 检查CAM文件夹中是否存放生产加工说明文件。

PCB原理图Checklist检查表

PCB原理图Checklist检查表类别描述检视规则原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。

检视规则原理图要和公司团队和可以邀请的专家一起进行检视。

检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。

检视规则正式版本的原理图在投板前需要经过经理的审判。

差分网络原理图中差分线的网络，芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。

单网络原理图中所有单网络需要做一一确认。

空网络原理图中所有空网络需要做一一确认。

1、原理图绘制中要确认网格设置是否一致。

2、原理图中没有网格最小值设置不一致造成网络未连接的情况。

网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。

2、原理图器件是否是标准库的symbol 。

绘制要求原理图中器件的封装与手册一致。

指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯，便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求，比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔，便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认，例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值，可以通过仿真。

时序确认上电时序是否满足芯片手册和推荐电路要求。

时序确认下电时序是否满足芯片手册和推荐电路要求。

时序确认复位时序是否满足芯片手册和推荐电路要求。

复位开关单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。

PCB check list

PAD表面层净空GND铺铜 SSBI_TX_GNSS（PIN89)和SSBI_PRX_DRX(PIN80)保护走线 PDET（PIN101)电源检测走线保护,，并控制阻抗50 OHM XO_IN（PIN120)保护走线 BGA pad下设禁止铺铜区 MEMORY 数据和地址走线分开，同一组数据线一起在同一层内完成，同一组地址线一起在同一层内完成 PIN F8、G8是差分CLK走线，按差分要求同层、等长、等距规则走线，且包地 DDR的第三层采用电源平面来做数据线和地址线的回流路径 XO_IN、MDM_CLK、SLEEP_CLK、USB_TCXO（PM8015)、PMIC_SSBI上下左右包地 19.2M 时钟线需要包地 19.2M晶体相邻两层下方是否掏开GND铜皮,如果空间不够，可以挖晶体的PIN1和PIN3脚（即IN/OUT) 19.2M的PIN2 GND必须与PM8018 PIN22 GND连接后从PM8018单独下到主地 32K 时钟线是否包地 32k晶体元件层是否为完整的GND 2G PA：VPH_PWR到PA线宽1.5mm，大孔4个以上，小孔8个以上 3G PA: PIN10的电流比PIN1大，常规PIN10走线线宽0.7mm,大孔2个，小孔4-5个；PIN1走线线宽 0.2mm，大孔1个，小孔1-2个电源 PMIC VPH_PWR:从DC-DC电容到PMIC的电源主路线宽0.5mm以上，大孔2个，小孔4个，分支到PMIC各路的电容大孔1个，小孔1-2个其余的电源走线按电流大小决定走线宽度，遵循1mm线宽能承受1A的电流，对于较长的走线适当再加宽 VPH_PWR各路宽度遵守design note 要求，与电流大小成正比 PMIC VREF CAP请尽量靠近IC并给一个干净的地 LDO的滤波电容靠近IC Pin并接地良好,(靠近BB input) PM8015 PIN H2电容GND需与PIN K6 GND_REF连接后单独到主地其余的GND PIN多打孔，特别是大孔 PM8015:S1、S2、S3、S4的输入电容，输出电容，大电感靠近PM8015，减小环路 PM8015:PIN K11、F11、N11、C11是大电流，需要加粗走线,PIN K10、F10、N10、C10是反馈走线到电容，只需要0.2mm，经过电容后的电源须加粗0.5mm以上 PM(8015) PM8015:S1:PIN J11与输入电容上的GND和输出电容上的GND连接后单独到主地 PM8015:S2:PIN E11与输入电容上的GND连接后单独到主地，输出电容上的GND直接单独到主地 PM8015:S3:PIN M11与输入电容上的GND和输出电容上的GND连接后单独到主地 PM8015:S4:PIN B11与输入电容上的GND连接后单独到主地，输出电容上的GND直接单独到主地 GND的回路线宽必须与相应的电源电流大小成正比，过孔的多少与电流大小成正比 PM8018 PIN 28电容GND需与PIN 34 GND_REF连接后单独到主地其余的GND PIN多打孔，特别是大孔

PCB工艺Check List

PCB工艺check list（投板及版本:V1.1 PCB文件的版本号: 检查类序号检查项
1 PCB资料是否完善
制板文件
2 工艺要求
3 管脚小于0.5mm的IC，及精密BGA 4 chip器件焊盘要对称器件封装 5 表贴器件焊盘与器件管脚 6 极性器件极性标识 7 8 9 10 11 12 安装螺钉或垫圈的周围最小线宽线距最小孔径焊盘间距，以及元器件间距导线或铜皮到板边距离机械固定孔到板边距离个别元器件焊盘阻焊设计焊接风险
1)板名正确，版本正确 2)板厚/铜厚是否符合要求 3)层压顺序已正确标注 4)特殊层厚/阻抗表述规范 5)需PCB厂家给拼板的，以及拼板方式，需在制板文件中说明应在元件对角线附近增加mark框 0805、0603、0402元件焊盘两端热容量一致,焊盘要对称(接地焊盘散热,降低立碑风险) 表贴件焊盘至少要比表贴元件管脚外方向长出0.2mm，便于生产和检验 PCB板的元件库中的第一脚标识或极性标识应在元件外形之外，以便元件焊接后能直观地看出元件第一脚的标识与PCB板上元件焊盘第一脚标识是否相对应。安装螺钉或垫圈的周围不应有可能引起短路的走线、过孔或铜皮线宽线距尽量做到6mil以上,孔径大于0.3mm. 大于等于0.2mm 建议0.5mm，最小要0.3mm 建议3.0mm以上例如插件晶振，是否加垫片，如不加垫片要在晶振本体下焊盘加阻焊
审核人：
审核日期 33 两个弯折位置间距 34 哪些器件可以放置在FPC上以及增加补强
FPC 35 器件至弯折处间距
36 37 38 39 40 其他特殊要求检查
器件或走线距离定位孔 FPC线宽线距 SMT贴片细手指设计对接口部分的控制要求（毛刺、公差）
其他特殊要求检查 41 备注

PCB Layout布局布线 Checklist检查表

35
PCB布线与布局
向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，
用地信号线隔离各信号线；
36
PCB布线与布局
不允许出现一端浮空的布线，为避免“天线效应”。
阻抗匹配检查规则：同一网格的布线宽度应保持一致，线宽的变化会造成
30
PCB布线与布局
单层PCB：地线至少保持1.5mm宽，跳线和地线宽度的改变应保持最低
31
PCB布线与布局
双层PCB：优先使用地格栅/点阵布线，宽度保持1.5mm以上。或者把地放在一边，信号电源放在另一边
32
PCB布线与布局
保护环：用地线围成一个环形，将保护逻辑围起来进行隔离
PCB电容：多层板上由于电源面和地面绝缘薄层产生了PCB电容。其优点
时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地
插让针模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应
5
PCB布线与布局
尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便
减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电
压单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源
应（改善瞬态响应时间）。
22
PCB布线与布局
旁路电容靠近电源输入处放置
23
PCB布线与布局
去耦电容置于电源输入处。尽可能靠近每个IC
PCB基本特性阻抗：由铜和横切面面积的质量决定。具体为：1盎司0.49 毫欧/单位面积
电容：C=EoErA/h，Eo：自由空间介电常数，Er：PCB基体介电常数，

PCB 原理图 Checklist检查表

类别描述检视规则原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。

检视规则原理图要和公司团队和可以邀请的专家一起进行检视。

检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。

检视规则正式版本的原理图在投板前需要经过经理的审判。

差分网络原理图中差分线的网络，芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。

单网络原理图中所有单网络需要做一一确认。

空网络原理图中所有空网络需要做一一确认。

1、原理图绘制中要确认网格设置是否一致。

2、原理图中没有网格最小值设置不一致造成网络未连接的情况。

网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。

2、原理图器件是否是标准库的symbol 。

绘制要求原理图中器件的封装与手册一致。

时序确认上电时序是否满足芯片手册和推荐电路要求。

时序确认下电时序是否满足芯片手册和推荐电路要求。

时序确认复位时序是否满足芯片手册和推荐电路要求。

复位开关单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。

XXX_PCB检查表_V0.1

对单元板的位置一致。
6.7 丝印、走线或铺铜等离削边、开窗、板边的间距需要满足至少20mil
6 D
6.8
当细间距的SMT焊盘引脚间需要互联时，应在焊脚外部进行连接，不能在焊盘脚中间直接连接，铺铜时，挖掉的焊盘中间大于sold的部分
F M
6.9
实连接的连接桥区域（表层、内层）禁止铺铜；实连接处向外扩展1mm的区域内禁止布器件、走线、铺铜及过孔，避免分板露铜
以Mark点基准点为圆心，直径6mm的圆形区域内不能有与Mark点形状、大小、颜 6.13 色接近的设计（如：焊盘、过孔、亮铜、测试点、表层铺碎铜），两对角Mark
点要有方向设计≥6mm，防止人员误操作时整板贴反
6.14 Mark点不能在无铜区和铺铜区的交界处，且不要放到分割线上，以免影响识别
6.15 不允许焊盘直接放到大面积的亮铜上
3.2 确认所有器件封装与公司器件库一致 3.3 有母板和子卡或单板与背板的设计，确认位置对应，信号对应 3.4 质量较重的器件放在线路板边缘有支撑的位置，防止线路板弯曲变形
3.5 较高的器件是否考虑卧式安装并且已经预留位置
3.6
需要贴散热片的器件周围是否留有足够多的散热片空间，防止与其他器件相互干扰
6.4
审查兼容不同封装器件的方向是否一致，如1脚标识；兼容布局必须满足工艺设计规范的要求
6.5
工程需求表单中要求手工写的丝印信息（如散热器丝印、说明文字等）是否已在PCB上体现（如电源电压和debug）
手工拼板时注意检查实连接位置是否满足对称要求；中心对称拼板辅助块上的
6.6
Mark点要中心对称；镜像对称拼板以x轴为旋转轴，翻转180°后可重合，同时单一面top/bottom上的mark点要中心对称；手工镜像拼板中需注意Mark点的相

电源PCB-CHECKLIST(布局)

所有器件满足禁布要求
需封装库人员和客户确认，新器件的封装库建库正确，元器件选用封装对应无误
确认PCB上器件安装的加工路线，并采取相应的布局方案，板边是否需要5mm 禁布区（最少3mm），或者加工艺边
压接器件是否满足安装间距要求
拨码开关、复位器件，指示灯、测试点等，不与其它器件冲突（如拉手条、散热片、扣板、斜插或平插的器件（如DIMM条和CF卡等）等），且放在元件面
免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ]
备注
是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[
免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ]
不耐热的元器件和热敏器件(如铝电解电容、晶体等)不靠近高热器件开关电源MOS管的散热是否满足要求高速与低速，数字与模拟按模块分开布局始端匹配靠近发端器件，终端匹配靠近接收端器件退耦电容靠近相关器件放置晶体、晶振及时钟驱动芯片等靠近相关器件放置根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求现有布局能否满足绝对长度要求，相对长度是否容易实现对同步时钟总线系统的布局满足时序要求电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件接口器件靠近板边放置，已采取适当的 EMC 防护措施（如带屏蔽壳、电源地挖空等措施），提高设计的EMC能力保护电路放在接口电路附近，遵循先防护后滤波原则发射功率很大或特别敏感的器件（例如晶振、晶体等）远离屏蔽体、屏蔽罩外壳复位器件、复位信号远离其他强干扰器件、信号元件面下面的平面层为地主电源层尽可能与其对应地层相邻，电源层与对应的地满足20H规则每个布线层尽量满足有一个完整的参考平面，关键信号至少要有一个完整的参考平面多层板层叠、芯材（CORE）对称过孔的厚径比大于10:1时，需要得到PCB厂家确认光模块的电源、地与其它电源、地分开，以减少干扰有阻抗控制要求时，层设置参数满足要求

PCB设计CHECK LIST--修改版3

PCB CHECK LIST（讨论稿）一．布局方面：Check Approval□□ 1.产品外形尺寸，接口位置，安装孔的尺寸和位置符合要求（定位孔或非接地的安装孔需设置为非金属化孔）。

导线、功能焊盘应为圆角矩形，建议尺寸为2mm×3mm，在允许的情况下应采用双面焊盘，并用过孔（15mil）固定,且到板边的距离保持1mm以上。

□□ 2.元器件的摆放不重叠。

□□ 3.元器件的摆放不影响其他元器件的插拔和贴焊。

□□ 4.元器件的摆放应符合限高的要求，不会影响其他器件的贴焊和安装。

如电池盒下方，电池下方，背光板液晶下方等。

□□ 5.MARK点的位置摆放应符合要求：1、MARK点离板边及周围器件3mm 以上。

2、MARK点需放在PCB板对角位置。

3、单板上至少设置两个MARK点，若单板上无法放置MARK点，可在拼板或单板工艺边对角设置2个以上MARK点。

□□ 6.元器件离板边的距离应符合工艺要求：元器件焊盘到传送边的距离大于3mm，到非传送边的距离大于2mm。

□□ 7.体积大，间距小的元器件尽量放在元件面。

如果必须放在焊接面，其离板边的距离要大于等于7mm。

□□ 8.BGA和大于120PIN的QFP器件不能放在焊接面，BGA周围6mm以内不要有体积大插件或贴片器件，以免造成BGA返修困难□□ 9.有极性器件的摆放方向要尽可能一致。

□□ 10.相邻贴片器件的焊盘最少相距30mil。

BGA内部或背面密度大的地方可以放宽到25mil。

□□ 11.对于插拔时受力比较大的元器件，比如变压器引脚，热敏，压敏电阻的焊盘等，器件引脚直径与PCB 焊盘孔径及焊盘直径的对应□□插座）焊盘保持2mm以上，同时保持液晶（多PIN插座）引脚平行方向无器件阻挡，以利于焊接。

□□ 13.靠板边的热敏电阻或其他易倒伏器件，尽量放置于引线外围，以免造成加工不良□□ 14.与新结构配合的PCB要打印出1:1的图纸与结构比对，或者将PCB 转化为CAD支持的格式，请结构人员协助比对。

PCB工艺设计CheckList

6 7 8 9 10 11 12
BGA、CSP器件的贴装面的背面是否有其它 BGA、CSP器件的背面不允许贴装器件，以防止其影响到BGA、CSP器件的X-RAY检测。器件贴装？大型器件四周是否留有一定的维修空隙？应留出SMD返修设备加热透能够进行操作的尺寸，较矮小的器件不应被高大的器件围住。密脚器件（引脚间距≤0.5mm）布局是否合 1.不能布置在离板边10mm范围内；理？ 2.钢网需局部加厚的器件8mm范围内禁布密脚器件。器件兼容设计是否符合要求？焊盘设计是否符合要求？器件高度是否满足要求？ 1.不允许两个器件共用一个焊盘； 2.不允许两个表面贴装的异型引脚器件重叠。 PCB焊盘与器件封装要一致，具体参考IPC-SM-782A。除结构有特殊要求之外，THD器件都必须放置在正面；背面贴片器件高度≦5mm。
丝印方向
TOP面上，优先水平放置。
丝印外形
丝印位号丝印批号丝印过板方向留空间
锡焊盘、阴影效应。
m二维码空间。
局部Mark点
路丝印处，放置完器件后应可见。
整板Mark点数为3
整板Mark点数为2
刷设备的能力。太小刮刀无法板自动刷
钢网的尺寸厚度
测试点设置四个角倒45°R角
PCB下流。
炉等过程中碰损元器件。
引脚阻焊是否有做桥位？
ist
评审日期
评审结果回流焊≤255℃ 波峰焊≤265℃
不符合说明
改善建议
℃，3s（一般235～255℃）；良（浮起、立碑等）；过波峰焊时不能
优先SMD件编带异性器件带吸附面
吸附面的封装；
绿油覆盖
般是≤0.4pitch；加阻焊漆
间距为2.54mm。
直径一般≥1.4mm

很全面的PCB_checklist_表格

84.
85. 86. 87. 88. 89. 90. 91. 92. 93. 94. 95. 96. 97. 98. 99.
100.
101.
如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。确认电源、地能承载足够的电流。过孔数量是否满足承载要求,（估算方法：外层铜厚1o 线宽，短线电流加倍）对于有特殊要求的电源，是否满足了压降的要求为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则。（条件允许的话，电如果存在地分割，分割的地是否不构成环路？相邻层不同的电源平面是否避免了交叠放置？保护地、-48V地及GND的隔离是否大于2mm？ -48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连？电源线与其他信号线间距是否距离满足安规要求？金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔设计要求中预留位置是否有走线非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil）,单板起间距应大于2mm（80mil）铜皮和线到板边推荐为大于2mm 最小为0.5mm 内层地层铜皮到板边 1 ~ 2 mm，最小为0.5mm 对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装）线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出器件位号是否遗漏，位置是否能正确标识器件器件位号是否符合公司标准要求确认器件的管脚排列顺序，第1脚标志，器件的极性标志，连接器的方向标识的正确性母板与子板的插板方向标识是否对应背板是否正确标识了槽位名、槽位号、端口名称、护套方向确认设计要求的丝印添加是否正确确认已经放置有防静电和射频板标识（射频板使用）确认PCB编码正确且符合公司规范确认单板的PCB编码位置和层面正确（应该在A面左上方,丝印层）确认背板的PCB编码位置和层面正确（应该在B右上方,外层铜箔面）确认有条码激光打印白色丝印标示区确认条码框下面没有连线和大于0.5mm导通孔确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件在回流焊面，过孔不能设计在焊盘上。（正常开窗的过孔与焊盘的间距应大于0.5mm （2 盘的间距应大于0.1 mm （4mil），方法：将Same Net DRC打开，查DRC，然后关闭Same N 过孔的排列不宜太密，避免引起电源、地平面大范围断裂

PCB布局,布线工艺审查Check List

3 7.9 细密间距引脚，0402贴片器件与传送边所在的板边距离要求大于10m.10 相邻插件元件本体之间的最小距离为0.5mm，焊盘之间的最小距离为1mm。
是[ ] 否[ ] 无[ ] 免[ ]
7.11
插装元器件以焊盘排列方向平行于波峰焊方向布局，连接器等多个引脚在一条直线上的器件的轴线要求和波峰焊方向平行。
≤0.300g/mm2；J 形引脚器件：A≤0.200g/mm2；面阵列器件：A≤0.100g /mm2）
7.5 除结构有特殊要求之外，插件器件是否布局在PCB板的同一面，避免双面布局插件器是[ ] 否[ ] 无[ ] 免[ ] 件。
7.6 不同属性的金属件或金属壳体的器件不能相碰。确保最小1.0mm的距离满足安装要求。是[ ] 否[ ] 无[ ] 免[ ]
是[ ] 否[ ] 无[ ] 免[ ]
1.3 PCB走线时，应做到横平竖直，斜线按45度角走线，拐弯，连接处避免产生尖角。是[ ] 否[ ] 无[ ] 免[ ]
1.4
走线不能覆盖焊盘，应从焊盘末端引线；密间距的SMT焊盘（间距小于0.65mm）引脚需要连接时，应从焊盘外部连接，不容许在焊脚中间直接连接。
是[ ] 否[ ] 无[ ] 免[ ]
1.5
片式元件走线和焊盘连接要避免不对称走线,IC元器件引脚的出线应从焊盘端面中心位置引出。
是[ ] 否[ ] 无[ ] 免[ ]
1
布线设计
1.6
1OZ铜厚的PCB：线宽要求≥4mil，外层线间距≥5mil，内层线间距≥4mil；2OZ铜厚的PCB：线宽≥6mil，线间距≥6mil。
是[ ] 否[ ] 无[ ] 免[ ]
1.7 对于防腐蚀要求高的PCB，细密线路要求设计到PCB板底面。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88
3.6 3.7 3.8 3.9
没有锐角和90布线高速信号线、时钟信号线遵循回路面积最小原则总体布线均匀，布线尽可能短，且少过孔布线线宽保持一致，没有跳变
2.10 普通板有大于3mm工艺边 2.11 器件布局间距，IC大于2mm、BGA大于5mm；特殊情况可适当调整。但保证IC大于1mm，BGA大于3mm
2.12 压接件距其他器件大于5mm，焊接面压接件贯通区域无任何器件 2.13 有极性插装器件第一脚为方焊盘 2.14 坐标原点为板框左、下延伸线交点 2.15 板外框平滑弧度5mm，或者按结构尺寸图设计 2.16 高度≥10mm器件周围3mm内不能放置贴片器件（矮、小器件） 2.17 双列封装数字集成电路有1个或以上滤波电容 2.18 QFP、BGA、PLCC、模拟IC等器件有2个或以上滤波电容 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜） 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）
29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58
2.22 元器件的1脚是否为方PAD 2.23 POWER PLANE 分割时是否出现瓶颈 2.24 BGA SOCKET 相同的POWER PIN 是否连接起来 2.25 BGA SOCKET相同的GND PIN 是否连接起来 2.26 BGA SOCKET的四圈及四角，是否加上DECOUBLING CAP 的PATTERN 2.27 是否在板上形成了一圈POWER RING（永不要在板上形成了一圈POWER RING，否则会产生电磁噪音，可把POWER RING 割成两个半圈）
2.28 在SMA区内，是否有POWER PLANE（不应有） 2.29 GROUND PLANE上是否走线（不可以走线） 2.30 在GROUND PLANE 上是否出现island（不可以） 2.31 在POWER PLANE 上是否出现island（不可以） 2.32 在SOCKET中央是否提供FLOATING METAL RING（电源圈和GND圈）或STIP条（电源条和GND条）
3.53 Critical TRACE（连接CLK的TRACE）以最短原则设计 Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边距离的三倍） Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE 3.55 （屏蔽线） 3.54 3.56 先设计Critical TRACE（时钟信号线），再布其它线在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破） ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE 3.58 SIDE ） TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT 3.59 之间 3.57 3.60 OP AMP（放大器）输入线必须很短，一对输入线等长 3.61 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短越好
PCBA Checklist
序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 编号 1 1.1 1.2 1.3 1.4 1.5 2 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 硬件设计要求独立功能模块是否用框线和名称标示 IC等器件退耦电容归属是否明确单板功能方框图已提供重要信号已单独标示 PCB设计的特殊要求已单独说明封装与布局所有器件封装已是最新版本，并与实物保持一致(硬件设计者与实物核对封装) 所有器件已经放置到板面整体布局参照原理功能框图，兼顾美观及电源、地的分割高、中、低频电路分开数字电路与模拟电路分开放置高温、发热器件远离其他器件放置退耦电容靠近相关器件放置晶体、晶振靠近相关器件放置，多负载时应平衡放置打印1:1的布局图，器件封装、布局经过硬件工程师确认检查项目说明检查结果是否 NA
140 141
142 4.4.10 螺丝孔的ANNULAR RING，PAD的大小为孔的两倍 143 BGA SOCKET（POGO PAD TYPE）
144 4.4.11 VIA HOLE ：0.25mm（10mil ，当板的厚度小于或等于0.125”时） 145 146 147 4.4.12 148 PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份） 0.30mm（12mil，当板的厚度大于0.125”时） BGA SOCKET（POGO PAD TYPE）
4.2
最小间距检查
4.2.1 PAD与线的SPACING：最小要5mil（最好把线与SPACING平分三等份 4.2.2 PAD与PAD的SPACING：最小要8mil 4.2.3 线共GND PLANE的距离为15mil（此种情况只会发生于COMPOSITE GND，走线与 GND在同一层）线到孔的距离≥20mil Minimum Spacing: Surface Layers: 7mil 4.2.4 Inner Laywes: 4Layer Board: 11mil 6/8 Layer Board: 13mil 10/12 Layer Board: 14mil 4.3 4.4 与电原理图网络匹配检查元件焊盘过孔尺寸检查
2.33 ANALOG PAD是否有GROUND RING 2.34 去耦电容是否距离对应POWER PIN 够近（越近越好） 2.35 板上Analog区与Digital区是否隔开 2.36 每一层的ANALOG区与DIGITAL区的大小、形状是否完全一样 2.37 ANALOG TRACE 下层的GROUND PLANE为ANALOG GROUND 2.38 DIGITAL TRACE 下层的GROUND PLANE为DIGITAL GROUND 2.39 ANALOG POWER PIN的去耦电容必须接ANALOG GROUND 2.40 DIGITAL POWER PIN 的去耦电容必须接DIGITAL GROUND 2.41 继电器为尾对尾相对或互相垂直（绝对不可平行放） 2.42 线圈式电容最外的圈接地 2.43 LEAD式电容，不要把2个电容的POWER脚放在一起所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短越好去耦电容必须非常接近OP AMP 的POWER PIN（例如线路有电阻，电容必须优先 2.45 于电阻放近POWER PIN） 3 布线 2.44 3.1 3.2 3.3 3.4 3.5 相邻层布线方向定义互为垂直；如不可避免平行，则两层的走线不可完全重叠非差分信号平行布线长度≤2000mil 线间距≥6mil，线宽≥5mil 电压大于5V的分割区分割线宽为50mil，5V及以下的分割线宽≥25mil 普通板板边沿禁止布线区3mm
3.36 铺铜箔区域，铜箔与过孔间距≥15mil 3.37 多排连接器内部没有过孔 3.38 板上有独立的地测试孔 3.39 丝印未上焊盘 3.40 母板正反两面都有丝印标示（板名、单板插座名称） 3.41 丝印方向为从左到右、或者从下到上 3.42 板名、板本号已有 3.43 丝印归属明确，无歧义 3.44 主要供电电源，根据电流大小加粗走线，保证供电 3.45 外部电源供电的电源插座位置靠近外部电源放置 3.46 单板上已经放置了条形码丝印和防静电标识 3.47 线连到大PAD时，大PAD做成TEAR DROP形元器件下不要走线（包括SOLDSIDE和COMP SIDE）（1.空间很小时，继电器下 3.48 可走线；2. CLK线、ANALOG线不要从元器件下走线；3. 尽可能避免从电容下走线） 3.49 线与元件PIN距离是否≥100 mil 3.50 线距小于10mil时，平行长度是否超过1寸（不可以超过1寸） 3.51 两个PAD或孔中间的线是否放中央 3.52 当一线连接A、B、C、D点时，连接方法为DAISY CHAIN（串联）例如A—B—C— D……
3.10 差分信号平行布线、等长 3.11 接插件管脚间的布线≤500mil 3.12 高频、高速、时钟等重要信号与地平面相邻 3.13 没有开路线 3.14 布线在空间没有形成闭环 3.15 布线长度最短 3.16 电源和高热器件，安装面没有其他布线穿越 3.17 卧装TO220封装三极管下，铺铜箔、开阻焊窗 3.18 屏蔽盒、屏蔽线连接到对应的地网络 3.19 所有网络已完成布线 3.20 定位光标设置正确 3.21 色码电阻、电感下没有过孔 3.22 焊接面贴片电阻、电容、电感焊盘间区域没有过孔 3.23 没有孤立铜箔区 3.24 保证分割区的连续性 3.25 开窗有明确标注 3.26 没有封闭尺寸 3.27 标注单位一致，与缺省单位不一致时自带单位 3.28 安装孔位置有标注 3.29 尺寸标注误差≤3mil 3.30 板框倒角有标注 3.31 过孔设置正确 3.32 母板过孔为VIA40、VIA24、VIA16、VIA12，单板过孔为VIA24、VIA20、VIA16 、VIA12、VIA8、 VIA16
3.62 OP AMP 的输入线路要远离输出线路 3.63 4 4.1 线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通知主管）其他 DRC检查
119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139