原理图与宏功能模块设计

AS正弦波信号发生器设计一、实验内容1.设计一正弦信号发生器，采用ROM进行一个周期数据存储，并通过地址发生器产生正弦信号。

（ROM：6位地址8位数据；要求使用两种方法：VHDL编程和LPM）2.正弦信号六位地址数据128，140，153，165，177，188，199，209，219，227，235，241，246，250，253，255，255，254，252，248，244，238，231,223，214，204，194，183，171，159，147，134，121，109,96,84,72,61,51,41,32,24，17,11,7, 3，1，0，0，2，5,9，1420,28,36,46,56,67,78,90,102,115,127。

二、实验原理正弦波信号发生器是由地址发生器和正弦波数据存储器ROM两块构成，输入为时钟脉冲，输出为8位二进制。

1．地址发生器的原理地址发生器实质上就是计数器，ROM的地址是6位数据，相当于64位循环计数器。

2.只读存储器ROM的设计(1)、VHDL编程的实现①基本原理：为每一个存储单元编写一个地址，只有地址指定的存储单元才能与公共的I/O相连，然后进行存储数据的读写操作。

②逻辑功能：地址信号的选择下，从指定存储单元中读取相应数据。

(2)、基于LPM宏功能模块的存储器的设计①LPM：Library of Parameterized Modules，可参数化的宏功能模块库。

②Quartus II提供了丰富的LPM库，这些LPM函数均基于Altera器件的结构做了优化处理。

③在实际的工程中，设计者可以根据实际电路的设计需要，选择LPM库中适当的模块，并为其设置参数，以满足设计的要求，从而在设计中十分方便的调用优秀的电子工程技术人员的硬件设计成果。

三、设计方案1.基于VHDL编程的设计在地址信号的选择下，从指定存储单元中读取相应数据系统框图如下:2.基于LPM宏功能模块的设计LPM宏功能具有丰富的由优秀的电子工程技术人员设计的硬件源代码可供调用，我们只需要调用其设计的模块并为其设计必要的参数即可。

第七章QUARTUSII⼊门指南第七章 QUARTUS II ⼊门指南7.1 QUARTUS II软件简介7.2 QUARTUS II基本设计流程7.3 原理图输⼊设计⽅法7.4 嵌⼊式逻辑分析仪SignalTap II的使⽤7.5 宏功能模块的应⽤7.1 QUARTUS II软件简介Quartus II是Altera公司推出的CPLD/FPGA开发⼯具，Quartus II提供了完全集成且与电路结构⽆关的开发包环境，具有数字逻辑设计的全部特性，包括：可利⽤原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体⽂件；芯⽚（电路）平⾯布局连线编辑；LogicLock增量设计⽅法，⽤户可建⽴并优化系统，然后添加对原始系统的性能影响较⼩或⽆影响的后续模块。

7.1.1 QUARTUS II基本特点功能强⼤的逻辑综合⼯具；完备的电路功能仿真与时序逻辑仿真⼯具；定时/时序分析与关键路径延时分析；可使⽤SignalTap II逻辑分析⼯具进⾏嵌⼊式的逻辑分析；⽀持软件源⽂件的添加和创建，并将它们链接起来⽣成编程⽂件；使⽤组合编译⽅式可⼀次完成整体设计流程；⾃动定位编译错误；⾼效的期间编程与验证⼯具；可读⼊标准的EDIF⽹表⽂件、VHDL⽹表⽂件和Verilog⽹表⽂件；能⽣成第三⽅EDA软件使⽤的VHDL⽹表⽂件和Verilog⽹表⽂件。

7.1.2 QUARTUS II系统安装1、QUARTUS II安装Quartus II 系统要求较⾼的系统配置，配置过低将使得编译过程⼗分缓慢。

对于安装Quartus II 7.2版本的系统必须满⾜以下最低要求：z硬件：运⾏速度为866MHz或更快Pentium III 以上计算机，系统内存容量⼤于256M。

z操作系统：Microsoft Windows 2000或Microsoft Windows XP。

安装QuartusII 之前建议浏览⼀下安装⽂件夹下的帮助⽂件及注意事项。

数字逻辑电路课内仿真实验第六章Quartusll 原理图设计初步二、实验仪器: Quartusll 软件。

三、实验内容:6-1用Quartusll 库中的宏功能模块 74138和与非门实现指定逻辑函数按照6.3节和6.4节的流程，使用 Quartusll 完整图6-2电路的设计，包括：创建工程， 在原理图编辑窗中绘制此电路， 全程编译，对设计进行时序仿真， 根据仿真波形说明此电路一、实验目的: 初步了解学习使用 Quartusll 软件进行电路自动化设计。

的功能，引脚锁定编译，编程下载于FPGA 中进行硬件测试。

最后完成实验报告。

1、原理图 両诬YDN A V1M ftv?NlCY 酬 G1 T4IM <?£AhY 州G 比hve'i^N0~、r冋幅亍 —j — ................ _y p -' :n ：tl； ......................■■ .!・■ ■・[・・—・・・・UI •■■I■!■■且■ b 0 b J …J k ■ L J …―年1 一… ■ - ■ -p - pJ ip k ■ L JFN W ・・I HN 91… I PPJ 49I....… gk 八却拽：f=>E|| II- !■ i|E qi 1|1 ^1 1|1, JI 1|1 :JI 1|1 i_.i !■■_ i IIB -II iih.-i |ih»M^ii Liiqii i;=iqii l^iRn ■^■Rn审厂 恥1"=il2 T|H_3 刊毗J 刊口=1 匸10 吨112、 波形设置M^AIrimEdAT 皿rjs& 科B n* 1 [■遶 * L-r p. > ■-i h' M7 :to5 F B V 4Z3Si 出EwJ I弓舞"5 平“ 15 単“；[> 弩"：*“30 号"呼"4竽 E «^竽"mq- 36 字“也4 366 呼 6鬥5 ra3、仿真波形rlKi.It WirMl¥iuFF4位二进制数值比较器 7485串联扩展为8位比较器，使用Quartusll 完成全部设 计和测试，包括创建工程、编辑电路图、全程编译、时序仿真及说明此电路的功能、弓I 脚锁 定、编程下载，进行硬件测试。

一、实验目的本次实验旨在通过设计和实现一个简单的宏单元，加深对宏设计原理的理解，掌握宏单元的设计流程，并学会使用FPGA开发工具进行硬件描述语言（HDL）编程和仿真。

二、实验原理宏设计是指将基本逻辑单元组合成复杂的逻辑功能，如加法器、乘法器等。

通过宏设计，可以将复杂的逻辑功能模块化，提高设计的可重用性和可维护性。

在FPGA 设计中，宏单元通常是指由HDL语言编写的逻辑模块。

三、实验器材1. FPGA开发板2. HDL开发工具（如Vivado、Quartus等）3. 仿真工具（如ModelSim等）4. 连接线四、实验步骤1. 需求分析根据实验要求，设计一个简单的宏单元，例如4位加法器。

2. 设计输入使用HDL语言编写4位加法器的模块代码。

```vhdllibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.NUMERIC_STD.ALL;entity adder4 isPort ( a : in STD_LOGIC_VECTOR(3 downto 0);b : in STD_LOGIC_VECTOR(3 downto 0);sum : out STD_LOGIC_VECTOR(4 downto 0));end adder4;architecture Behavioral of adder4 isbeginprocess(a, b)beginsum <= std_logic_vector(signed(a) + signed(b)); end process;end Behavioral;```3. 代码编译使用HDL开发工具将编写的代码编译成可综合的网表。

4. 仿真使用仿真工具对编译后的网表进行仿真，验证设计的正确性。

```vhdllibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.NUMERIC_STD.ALL;entity testbench isend testbench;architecture Behavioral of testbench issignal a : STD_LOGIC_VECTOR(3 downto 0);signal b : STD_LOGIC_VECTOR(3 downto 0);signal sum : STD_LOGIC_VECTOR(4 downto 0);beginuut: entity work.adder4port map (a => a,b => b,sum => sum);stimulus: processbegina <= "0001";b <= "0010";wait for 10 ns;a <= "1100";b <= "1010";wait for 10 ns;a <= "1111";b <= "1111";wait for 10 ns;a <= "0000";b <= "0000";wait for 10 ns;report "Simulation complete" severity note;wait;end process;end Behavioral;```5. 综合与布局布线使用FPGA开发工具将仿真通过的网表进行综合和布局布线，生成比特流文件。

原理图设计
原理图设计是电子产品开发中至关重要的一环，它是整个产品设计的基础，直
接影响着产品的性能、稳定性和可靠性。

在进行原理图设计时，需要考虑多方面的因素，包括电路结构、元器件选型、信号传输、电源管理等。

本文将从这些方面对原理图设计进行详细介绍。

首先，原理图设计需要考虑电路结构。

电路结构的合理性直接关系到产品的性
能和稳定性。

在进行原理图设计时，需要根据产品的功能需求，合理划分电路结构，将各个模块进行合理的连接和布局，以确保信号传输的稳定性和可靠性。

其次，元器件选型是原理图设计中的关键步骤。

在进行元器件选型时，需要考
虑元器件的性能参数、封装形式、生产厂家等因素。

合理的元器件选型能够有效地提高产品的性能，并且有利于后续的PCB布局和生产。

另外，信号传输是原理图设计中需要重点考虑的问题之一。

在进行原理图设计时，需要合理规划信号的传输路径，避免信号干扰和串扰，确保信号的稳定传输。

此外，还需要考虑信号的匹配和阻抗匹配等问题，以提高信号的传输质量。

最后，电源管理是原理图设计中不可忽视的部分。

在进行原理图设计时，需要
合理设计电源管理电路，确保产品能够稳定、可靠地工作。

同时，还需要考虑电源的效率和稳定性，以提高产品的整体性能。

总之，原理图设计是电子产品开发中至关重要的一环，它直接影响着产品的性能、稳定性和可靠性。

在进行原理图设计时，需要全面考虑电路结构、元器件选型、信号传输、电源管理等因素，以确保产品的整体质量。

希望本文的介绍能够对大家在进行原理图设计时有所帮助。