CHANGSHA UNIVERSITY OF SCIENCE & TECHNOLOGY
现代电子系统设计综合实习题目：电子时钟
学生：家庆
学号： 3
班级: 电子1201
专业：电子信息工程
指导教师：贺科学必双袁志辉
目录
1电子时钟简介 (1)
1.1 电子时钟概念 (1)
1.2 电子时钟设计要求 (1)
2 控制系统的硬件设计...................................... 错误!未定义书签。
2.1 硬件电路的总体框图 (3)
2.2 AT89C52单片机模块 (3)
2.3 液晶屏显示模块 (5)
2.4 储存芯片模块 (6)
2.5 蜂鸣器模块 (7)
2.6 键盘电路模块 (7)
2.7 晶振模块 (8)
3 控制系统的软件设计 (8)
3.1 软件的总体流程图 (8)
3.2 液晶屏 (9)
3.3 键盘扫描 (11)
3.4 蜂鸣器 (12)
3.5 存储芯片 (13)
3.6 软件仿真结果 (15)
4 实习总结 (16)
5 参考文献 (17)
附录A 硬件电路原理图 (18)
附录B 源程序代码 (19)
1 电子时钟简介
1.1 电子时钟概念
走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。随着人们生活环境的不断改善和美化，在许多场合可以看到数字电子钟。
1.3电子时钟的设计要求
本课题的主要容是采用单片机实现一个简单的带闹钟定时功能的电子时钟，通过这个实习进一步加深《C语言程序设计》、《单片机原理及应用》等相关课程中的理论知识，熟练掌握单片机的编程、调试和应用系统的开发。
具体任务要求：
1、显示“时.分”进行显示，例如“12.18”，其中小数点每秒闪烁一次。
2、能够校正时间的时和分，按键分为5个功能键
（1）设定键：在计时模式时，按下此键时停止计时，进入设置状态，并切换到分钟的设置状态，再按一次切换到小时的设置状态，每按下一次完成时.分设置的切换，用点亮时.分个位的数码管小数点表示分或秒处于设置状态。在闹钟时间设定状态时，按下此键同样进入设置状态，完成分、秒设置的切换。
（2）递增键：在设置状态时，按一次递增键，被设置的分钟数字或时钟数字
增1，持续按下数字自动增1。
（3）递减键：在设置状态时，按一次递减键，被设置的分钟数字或时钟数字减1，持续按下数字自动增1。
（4）计时键：在设置状态或闹钟时间设定状态时，按下此键则单片机切换到计时的显示模式，按照新的时.分设置值进行计时。如果已经在计时状态则此键无效。
（5）闹钟键：在计时模式时，按下此键则单片机切换到闹钟时间设定状态的显示模式。等待“设定键”、“递增键”、“递减键”来设定分钟和秒钟。
3、当计时到闹钟设定时间，用发光二极管闪烁，十秒钟后结束闪烁，正常计时。
发挥部分：用掉电不丢失的24C01存储闹钟时刻，用音乐作为闹铃
2 控制系统的硬件设计
2.1硬件电路的总体框图
总体电路是以单片机为主要控制器，控制LCD液晶屏来显示数字时间，并且LED灯的闪烁和蜂鸣器的蜂鸣也受其控制，更据具有检测扫描按键电路，并向24C02存储芯片读取和写入数据的作用。
图2.1 总体框图2.2 AT89C52单片机模块
AT89C52为8 位通用微处理器，采用工业标准的C51核，在部功能及管脚排布上与通用的8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主IC 部寄存器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等。主要管脚有：XTAL1（19 脚）和XTAL2（18 脚）为振荡器输入输出端口，外接12MHz 晶振。RST/Vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40 脚）和VSS（20 脚）为供电端口，分别接+5V电源的正负端。P0~P3 为可编程通用I/O 脚，其功能用途由软件定义，在本设计中，P0 端口（32~39 脚）被定义为N1 功能控制端口，分别与N1的相应功能管脚相连接，13 脚定义为IR输入端，10 脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板CPU的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。
图2.2AT89C52单片
各引脚说明：
Vcc:电源电压
GND:接地
P0：P0 口是一组8 位漏极开路型双向I/O 口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8 个TTL逻辑门电路，对端口P0 写
组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活部上拉电阻。在Flash编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
P1口：P1 是一个带部上拉电阻的8 位双向I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口写“1”，通过部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。
P2口：P2 是一个带有部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口P2 写“1”，通过部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问外部程序存储器或16 位地数据存储器（例如执行MOVX DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVXRI 指令）时，P2 口输出P2锁存器的容。Flash编程或校验时，P2亦接收高位地址和一些控制信号。
