常用逻辑电平应用

  • 格式:ppt
  • 大小:2.05 MB
  • 文档页数:28

下载文档原格式

  / 28
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
常用逻辑电平应用
交流主题
逻辑电平种类及特性 • 同类型电平互连

• 不同类型电平互连
逻辑电平种类
1、低速
TTL、LVTTL
CMOS、LVCMOS
2、高速
LVDS LVPECL CML
低速逻辑电平特性
1、低速逻辑电平特性比较
电平类型 TTL CMOS LVTTL LVCMOS VCC 5V 5V 3.3V 3.3V VOH ≥2.4V ≥4.45V ≥2.4V ≥3.2V VOL ≤0.5V ≤0.5V ≤0.4V ≤0.1V VIH ≥2.0V ≥3.5V ≥2.0V ≥2.0V VIL ≤0.8V ≤1.5V ≤0.8V ≤0.7V
高速逻辑电平比较
LVDS、LVPECL、CML特性比较


外部匹配方式复杂程度:LVPECL>LVDS>CML
功耗比较:LVPECL>CML>LVDS 工作速率比较:CML>LVPECL>LVDS
说明:都是电流驱动,适用于高速应用 LVDS的输入摆幅远小于其他两种电平,噪声容限小,无法支持极高速应用
发送端差分对输出最小800mV 接收端差分对输入摆幅最小310mV
输出信号共模电平VCC-1.3V
适用于高速传输,由于匹配电路稍显复杂,走线易造成分叉,所以不适用于 极高速率 由于任何时刻内部三极对管总有一个处于导通有电流状态,因此功耗较大


电源纹波对信号影响较小,多用于高抖动性的时钟应用中
CML介绍
高速逻辑电平特性
高速逻辑电平特性比较
逻辑电平 输出摆幅 输入摆幅 最高速率
功耗
LVDS
350mV
100mV
655Mbps

LVPECL
800mV
310mV
3.125Gbps

CML
800mV
400mV
10+Gbps

LVDS介绍
1、LVDS输入输出结构
负载功耗 1.2mW
图1 LVDS结构
LVDS介绍
低速逻辑电平特性
2、汇总
1)CMOS的噪声容限优于TTL
2)CMOS与TTL不能直接互连
TTL不能直接驱动CMOS LVCMOS可以直接驱动LVTTL,反之驱动最好加上驱动器,否则电平比较临界
3)不适用于高速应用
信号摆幅大,信号沿变化时间长,不利于高速传输 单端信号传输,易受干扰,不利于远距离传输
LVDS与LVDS
1、直流耦合
图6 LVDS直流耦合
直流耦合仅需100欧姆匹配电阻,在PCB上应紧靠近接收端放置
LVDS与LVDS
2、交流耦合
图7 LVDS交流耦合耦合
交流耦合,直流通路隔断,若接收器端未加内部偏置,应在片外增加直流偏置,范围 0.227V-2.173V,典型值取1.2V
LVPECL与LVPECL
图10 CML直流耦合
图11 CML交流耦合
不同类型电平互连
1、互连种类
1)LVPECL到CML、CML到LVPECL
2)LVPECL与LVDS、LVDS到LVPECL 3)LVDS到CML、CML到LVDS
2、互连方式
1)交流耦合
2)直流耦合
不同类型电平互连
互连种类选择
不同电平互连,由于参考点和共模偏置电压的差异, 采用直流耦合方式互连,会增加电阻分压匹配网络的复杂 性,实际操作时不利于PCB走线和阻抗匹配,无法隔离线 路上的共模噪声,不适用于高速应用,因此两种电平互连 基本采用交流耦合方式
LVPECL与CML互连
1、LVPECL到CML
图12 交流耦合方式
LVPECL发送侧摆幅800mV,CML接收侧摆幅最低400mV,将LVPECL的输出摆幅衰 减1/3,得出下面的公式: R1/R1+R2+50=2/3,其中R1为直流偏置电阻,根据LVPECL特性取值150欧姆 算出R2=25欧姆
LVPECL与LVDS互连
2、LVDS到LVPECL
LVPECL与CML互连
2、CML到LVPECL
图13 交流耦合方式
为了防止LVPECL接收端摆幅太大,可以在差分对上串电阻衰减,需要权衡线 路侧阻抗匹配
LVPECL与LVDS互连
1、LVPECL到LVDS
(a) 图14 交流耦合方式
(b)
交流耦合,为了保证两边电平的直流偏置,相应得增加了偏置电阻,两种互 连方式,电阻取值: (a)R1=150Ω,R2=100Ω (b)R1=150Ω,R2=5KΩ
1、CML输入输出结构
图4 CML输入输出结构
图5 CML输出信号OUT+或OUT-电平
CML介绍
2、CML特性


16mA电流源,输入阻抗高,输出阻抗低,驱动能力强
发送端差分对输出最小800mV 接收端差分对输入摆幅最小400mV
输出信号共模电平VCC-0.2V
输入输出匹配集成于片内,电路结构简单 支持速率高达10Gbps
1、直流耦合
图8 LVPECL直流耦合
R1 = 130Ω R2 =82Ω
LVPECL与LVPECL
2、交流耦合
(a)
图9 LVPECL 交流耦合
(b)
R1 = 142Ω(140Ω-200Ω)
R2 = 82Ω R3 = 130Ω
R2 = 2.7kΩ R3 = 4.3kΩ
CML与CML
1、直流、交流耦合

均支持交流或直流耦合方式 标准规范,仅LVDS支持国际标准规范TIA/EIA-644
同类型电平互连
1、互连种类
1)LVDS与LVDS
2)LVPECL与LVPECL 3)CML与CML
2、互连方式
1)直流耦合
2)交流耦合
说明:直流耦合适用于共模噪声下,板内短距离互联 交流耦合适用于共模噪声大、远距离、跨单板、不同直流偏置电压的电平互连
2、LVDS特性

电流驱动,恒流源3.5mA
发送端差分对输出摆幅±350mV(247mV-454mV) 输出信号共模电平1.025V-1.375V 接收端差分对输入摆幅±100mV 输入信号电平范围0-2.4V 输入直流偏置电平范围0.227V-2.173V,不满足此要求考虑用AC耦合 适用于长距传输,速率低于2Gbps
注:标准推荐最高传输速率为655Mbps,理论上,在一个无损耗的传输线上,最高传输 速率可达1.923Gbps
LVPECL介绍
1、LVPECL输入输出结构
图2 LVPECL输出结构
图3 LVPECL输入结构
LVPECL介绍
2、LVPECL特性

Leabharlann Baidu
电流驱动,14mA电流源,输入阻抗高,输出阻抗低,驱动能力强