*****************实践教学
*******************
兰州理工大学
计算机与通信学院
2013年春季学期
嵌入式系统开发技术课程设计
题目：2.4G各信道信号强度测试实验
专业班级：通信工程4班
姓名：牛毅
学号：10250424
指导教师：薛建斌
成绩：
摘要 (1)
前言 (2)
一 CC2530 基本介绍 (3)
1.1．CC2530 芯片基本介绍 (3)
1.2.2 电源引脚功能 (5)
1.2.3 控制线引脚 (5)
1.2.4 增强型 8051 内核 (5)
1.2.5复位 (6)
二 CC2530 RF模块以及信号信道分配模式 (7)
三设计流程 (8)
3.1 CC2530 模块进行简单的点到点无线通信 (8)
3.2 设计原理及说明 (8)
3.3 设计步骤 (8)
3.4 程序流程图 (10)
四测试 (17)
五参考文献 (19)
总结 (20)
致谢 (21)
在嵌入式操作系统上，Linux一直因其内核精简、代码开发、基于移植等特点使得嵌入式能力更加强大。而本设计是嵌入式应用里比较简单的一个实现，是针对嵌入式开发板
CC2530的一个模块进行构建和设计的，要实现的是两个CC2530间的RF的无线通信，并且要对各个信道信号进行监测，嵌入式开发是现阶段，现世界比较流行的开发模式。
在模块设计中，在两个CC2530的RF模块间进行无线通信，并且在无线通信的基础上进行2.4G 频段信道11-26 各个信道的信号强度分析与测试。本次课程设计使用CC2530的RF 射频CC2530RF功能模块及带有RF功能模块的智能主板分析2.4G频段信道11-26各个信道的信号强度。而且测试的效果是通过LED灯的亮灭来进行监测的。
关键词:RF的无线通信、CC2530、2.4G信道信号监测
前言
嵌入式系统（Embedded system）是一种专用的计算机系统，是以应用为中心，计算机技术为中心，硬件软件可裁剪的系统。作为装置或设备的一部分。通常，嵌入式系统是一个控制程序存储在ROM中的嵌入式处理器控制板。事实上，所有带有数字接口的设备，如手表、ATM、智能手机、汽车等，都使用嵌入式系统，有些嵌入式系统还包含操作系统，但大多数嵌入式系统都是是由单个程序实现整个控制逻辑。
而本设计是嵌入式应用里比较简单的一个实现，是针对嵌入式开发板CC2530的一个模块进行构建和设计的，要实现的是两个CC2530间的RF的无线通信，并且要对各个信道信号进行监测，嵌入式开发是现阶段，现世界比较流行的开发模式。
嵌入式系统是计算机技术、通信技术、半导体技术、微电子技术、语音图象数据传输技术，甚至传感器等先进技术和具体应用对象相结合后的更新换代产品。因此往往是技术密集、投资强度大、高度分散、不断创新的知识密集型系统。嵌入式系统为控制、监视或辅助设备、机器或用于工厂运作的设备。与个人计算机这样的通用计算机系统不同，嵌入式系统通常执行的是带有特定要求的预先定义的任务。由于嵌入式系统只针对一项特殊的任务，设计人员能够对它进行优化，减小尺寸降低成本。由于嵌入式系统通常进行大量生产。
嵌入式系统的核心是由一个或几个预先编程好以用来执行少数几项任务的微处理器或者单片机组成。信息时代，数字时代使得嵌入式产品获得了巨大的发展契机，为嵌入式市场展现了美好的前景，同时也对嵌入式生产厂商提出了新的挑战，从中我们可以看出未来嵌入式系统的几大发展趋势。
一CC2530 基本介绍
1.1．CC2530 芯片基本介绍
CC2530 芯片具有如下主要性能：高性能和低功耗的8051微控制器核；32 KB、64 KB或128KB 的系统内可编程闪存；8-KB RAM，具备在各种供电方式下的数据保持能力；集成符合IEEE 802.15.4标准的 2.4GHz 的RF 无线电收发机；极高的接收灵敏度和抗干扰性能；可编程的输出功率高达 4.5dBm；只需一个晶振，即可满足网状网络系统的需要；在供电模式 1 时仅24mA 的流耗4μs 就能唤醒系统；在睡眠定时器运行时仅1μA 的流耗；在供电模式3 时仅0.4μA 的流耗，外部中断能唤醒系统；硬件支持CSMA/CA 功能；较宽的电压范围（2.0～3.6V）；支持精确的数字化RSSI/LQI 和强大的 5 通道DMA；具有捕获功能的32KHz睡眠定时器；具有电视监视器和温度传感器；具有8 路舒服和可配置分辨率的12位ADC；集成了AES安全协处理器；带有2 个支持多种串行通信协议的强大USART，以及 1 个符合IEEE802.15.4 规范的MAC定时器，1个16 位定时器和 1 个8位定时器；强大和灵活的开发工具。
1.2.1 、CC2530 芯片引脚功能
CC2530 芯片如图1所示，它采用6 mm×6 mm的QFN 封装，共有40 个引脚。全部引脚可以分为I/O 端口线引脚，电源线引脚和控制线引脚三类。CC2530 有21 个可编程的I/O 口引脚，P0、P1 口是完全的8 位口，P2 口只有 5 个可使用的位。通过软件设定一组SFR 寄存器的位和字节，可使这些引脚作为通常的I/O 口或作为连接ADC、计时器或USART 部件的外围设备I/O 口使用。I/O 口有下面的关键特性：可设置为通常的I/O 口，也可设置为外围的I/O 使用；在输入时有上拉和下拉能力；全部21 个I/O 口引脚都具有响应外部中断源输入口。如果需要外部中断，可对I/O 口引脚产生中断，同时外部中断事件也能被用来唤醒休眠模式。12～19 脚（P0_7~P0_0）：具有4mA 的输出驱动能力。11，9 脚（P1_0，P1_1）：具有20mA 的驱动能力。5～8，37～18 脚（P1_7~P1_2)：具有4mA 的输出驱动能力。32～38 脚（P2_4~P2_0）：具有4mA 的输出驱动能力。
