数字电路第二章_逻辑门与组合逻辑电路(lecture4)

2.2 组合逻辑电路的分析与设计
基于门电路的设计 基本的设计方法。
基于组合逻辑模块的设计 利用组合电路模块实现主要功能，辅以
门电路，结构比较简单。 运算电路设计
需要熟悉二进制运算的特点，采用迭代 设计。
2.3 常用的组合逻辑电路器件
1、加法器（半加器，全加器） 2、编码器 3、译码器 4、数值比较器 5、数据选择器
0 0XXXXXXX
0 1 0XXXXXX
0 1 1 0XXXXX
0 1 1 1 0XXXX
0 1 1 1 1 0XXX
0 1 1 1 1 1 0XX
0 1 1 1 1 1 1 0X
0 11111110
1 XXXXXXXX
Y2Y1Y0 111 110 101 100 011 010 001 000 111
3、编码器
（2）8线-3线优先编码器 74LS148
3、编码器
（2）8线-3线优先编码器74LS148
3、编码器
（2）8线-3线优先编码器74LS148
4、译码器
将输入的某种代码（通常为二进制码），转换为事件或 另一种代码输出的过程，称为译码。
转换为事件输出的译码器，是编码器的逆过程。
转换为另一种代码输出的译码器，根据两个代码之间的 关系，可以有各种不同的译码器。
第二章 逻辑门与组合逻辑电路
本章要求
无记忆的逻辑电路：组合逻辑电路 有记忆的逻辑电路：触发器及时序逻辑
电路（同步和异步）
2
主要内容：
2.1 门电路 2.2 组合逻辑电路的分析与设计 2.3 常用的组合逻辑电路器件 2.4 基于组合逻辑模块的设计方法
2.1 门电路
基本逻辑门电路（分立元件门电路） 复合门电路 集成电路
≥1
I0
0/Z10 10
I1
1/Z11 11
I2
2/Z12 12
I3
3/Z13 13 18
EX
I4
4/Z14 14
I5
5/Z15 15 a
Ys
I6
6/Z16 16
I7
7/Z17 17
&≥1
1a
Y0
Y2
S
ENa/V18
2a
Y1
或关联
4a
Y2
8－3优先编码器的真值表
s
I7 I6 I5 I4 I3 I2 I1 I0
A0 B0
A1 B1
A2 B2
A3 B3
C-1
全加器 迭代单元
全加器 迭代单元
全加器 迭代单元
全加器 迭代单元
S0 C-1 G0 P0
S1
S2
C0 G1 P1
C1 G2 P2
超前进位产生电路
S3 C2 G3 P3
G4 P4
Σ
0
CP
P CG
3
0
0Σ
Q3 3
CI
带超前进位的4位加法器
3、编码器
能实现把某种特定信息转换为机器识别的二进制代 码的组合逻辑电路称为编码器
组合逻辑的例子：两种异或门结构
A
≥1 Y1
B ≥1 Y
A
≥1 Y2
B
& Y2
A
& Y1
&
Y
B
& Y3
异或电路是算术逻辑单元和比较判别电路中 非常重要的单元电路，已经被广泛应用于半 加器、全加器、奇偶校验和逻辑比较等电路 中。
异或门能实现模为2的加法，因此，异或门可 以实现计算机中的二进制加法。
方框图
真值表
2、全加器
全加器结构（用与非门）
Co1
&
Co2
Co
&
A
&
&
B
&
&
&
&
S
&
Ci
两个半加器的组合：
加数1＋加数2＋进位＝和，进位1 “或” 进位2＝进 位
全加器
全加器结构：用与非门和异或门 函数表达式
逻辑电路图
2、全加器
全加器结构：用与或非门及非门实现
采用与或非门构成的全加器具有 使用器件少、速度快的特点，目 前集成全加器广泛采用此种形式。
Pi Ai Bi，称为进位传播信号 C0 G0 P0C1 C1 G1 P1C0
G1 P1G0 P1P0C1 C2 G2 P2C1
G2 P2G1 P2 P1G0 P2 P1P0C1 C3 G3 P3C2
G3 P3G2 P3P2G1 P3P2 P1G0 P3P2 P1P0C1
半加器就是由异或门和与门组成的。
1、半加器
不考虑低位来的进位的加法，称为半加。 完成半加功能的电路为半加器。
方框图
A B Co S 0000 0101 1001 1110
真值表
1、半加器
函数表达式
S AB AB A B C0 AB
逻辑电路图
ቤተ መጻሕፍቲ ባይዱ
1 Co
&
A
&
&
S
B
&
2、全加器
考虑低位来的进位的加法，称为全加。 完成全加功能的电路为全加器。
3、编码器
n位二进制有2n种组合，可以用来表 示2n个信息
二进制编码在电路上较容易实现
编码器
将输入信号（事件），用一个代码表示（输 出）的过程，称为编码。 编码器有普通编码器和优先编码器两种。 普通编码器在同一个时刻只能允许有一个输 入（单个事件）。 优先编码器允许多个事件同时发生，按照事 先设定的优先级，确定输出代码。
全加器
具有最短延时的全加器电路
A
=1
B Ci
=1
S
& ≥1
Co
迭代设计原理
主输入
辅助
辅助
输出
输入
单元电路
主输出
具有串行进位的4位二进制加法器
S0
S1
S2
S3 CO3
Σ
Ci0
Ci Co
Σ
Ci Co
Σ
Ci Co
Σ
Ci Co
A0 B0
A1 B1
A2 B2
A3 B3
加法器的超前进位
Ci Ai Bi AiCi1 BiCi1 Ai Bi ( Ai Bi )Ci1 Gi PiCi1 其中Gi Ai Bi，称为进位产生信号
& CP4
&1
4位超前进位电路
CG4 CP3 CG3
&1
CO2
CP2
CPG
CG2
CP3 CP4 CG3 CG4
&1
CP2
CG2 CO2
CP1
CO1
CP1
CG1
CG1 CO1 CP0
CP0
&1
CG0 CO0
CO0
CG0
CI-1
CI-1
配合超前进位电路的全加器迭代单元
A
1
& B C
CP
CG
& =1 S
常见的译码器：
转换为事件输出的译码器：3-8译码器、4-16译码器等 转换为另一种代码输出的译码器：（LED）七段译码器 、BCD译码器、等等。
4、译码器
* 通过译码可将输入的二进制代码按编码时的原 意译成对应的特定信息或十进制数码输出。 *译码器是一个多输入、多输出的组合逻辑电路 *译码器的作用是把机器识别的、给定的二进制 代码“翻译”成为人们识别的特定信息，使其输 出端具有某种特定的状态，而且在输出通道中相 应的一路有信号输出。 *译码器在数字系统中得到广泛的应用，不仅用 于代码的转换、终端的数字显示，还用于数据分 配、存储器寻址和组合控制信号等。
3、编码器
（1）10线-4线优先编码器
3、编码器
（1）10线-4线优先编码器74LS147
3、编码器
（1）10线-4线 优先编码器
3、编码器
（1）10线-4线 优先编码器
8-3优先编码器
I0
&
EX
互连关联
I1
1
&
Ys
I2
1
1
I3
1
I4
1
1
I5
1
1
I6
1
1
I7
1
S
1
&≥1
HPR/BIN
Y0
& ≥1 Y1