下载文档原格式
习题及参考答案【习题2】【习题3】【习题4】【习题5】【习题6】【习题8】【习题9】【习题10】【习题11】【习题12】【习题13】【习题14】【参考答案】习题22-1〜2-14 试对图示体系进行几何组成分析，如果是具有多余联系的几何不变体系，指出多余则应联系的数目。
题2-2图题2-3图题2-5图题2-6图题2-8图题2-9图题2-10图题2-11图题4-1图4-2 作图示刚架的M 图。
3-1 试作图示多跨静定梁的M 及Q 图。
习题(a)1.5m 1 2m I2.5m | 1.5m l 4.5m题3-1(b)3-2 试不计算反力而绘出梁的M 图。
4m40kN(a) 5kN/mM(b )4-1 作图示刚架的M 、Q 、N 图。
2kN /m2kN • m (a)2kN 题3-2习题4(b ) (c )4-3 4-4 4-54m(a)(d)作图示三铰刚架的M图。
M=4Pa2a(b)4kN4m 4m(c)珂10kN/m4m(e)题4-2图CE0.5m ]m2J 0.5m7mB7m(a)题4-3作图示刚架的M图。
(a)I 盒lUlUUW已知结构的M图，试绘出荷载。
10kN/m1.5m题4-4图urm*~ G3mC7.35m 7.35m(b)m6Nn m220kN40kN/m4m(b)C_PaPaPaa4-6 检查下列刚架的M图，并予以改正。
5-15-2 题4-5图(b)P(d)(e) (f)(c)题4-6图习题5图示抛物线三铰拱轴线方程4 f1kN/mx)x，(h)试求D截面的内力。
20kN10m题5-1图K15m j 5ml=30m带拉杆拱，拱轴线方程 y ，求截面的弯矩。
题5-3图习题66-1 判定图示桁架中的零杆。
6-2 6-3 6-4 6-5 用结点法计算图示桁架中各杆内力。
(b) (c)m题6-2用截面法计算图示桁架中指定各杆的内力。
3m [ 3m3m I 3m题6-3试求图示组合结构中各链杆的轴力并作受弯杆件的用适宜方法求桁架中指定杆内力。
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构:按照计算机语言从低级到高级的次序,把计算机系统按功能划分成多级层次结构,每一层以一种不同的语言为特征。
这些层次依次为:微程序机器级,传统机器语言机器级,汇编语言机器级,高级语言机器级,应用语言机器级等。
虚拟机:用软件实现的机器。
翻译:先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序,然后再在这低一级机器上运行,实现程序的功能。
解释:对于高一级机器上的程序中的每一条语句或指令,都是转去执行低一级机器上的一段等效程序。
执行完后,再去高一级机器取下一条语句或指令,再进行解释执行,如此反复,直到解释执行完整个程序。
计算机系统结构:传统机器程序员所看到的计算机属性,即概念性结构与功能特性。
在计算机技术中,把这种本来存在的事物或属性,但从某种角度看又好像不存在的概念称为透明性。
计算机组成:计算机系统结构的逻辑实现,包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现:计算机组成的物理实现,包括处理机、主存等部件的物理结构,器件的集成度和速度,模块、插件、底板的划分与连接,信号传输,电源、冷却及整机装配技术等。
系统加速比:对系统中某部分进行改进时,改进后系统性能提高的倍数。
Amdahl定律:当对一个系统中的某个部件进行改进后,所能获得的整个系统性能的提高,受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理:程序执行时所访问的存储器地址不是随机分布的,而是相对地簇聚。
包括时间局部性和空间局部性。
CPI:每条指令执行的平均时钟周期数。
测试程序套件:由各种不同的真实应用程序构成的一组测试程序,用来测试计算机在各个方面的处理性能。
存储程序计算机:冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中,机器一旦启动,就能按照程序指定的逻辑顺序执行这些程序,自动完成由程序所描述的处理工作。
系列机:由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
结构力学（祁皑）课后习题详细答案答案仅供参考第1章1-1分析图示体系的几何组成。
1-1(a)(解原体系依次去掉二元体后，得到一个两铰拱（图（a-1））。
因此，原体系为几何不变体系，且有一个多余约束。
1-1 (b)解原体系依次去掉二元体后，得到一个三角形。
因此，原体系为几何不变体系，且无多余约束。
1-1 (c)[（c-1）（a）（a-1）（b）（b-1）*（c-2） （c-3）解 原体系依次去掉二元体后，得到一个三角形。
因此，原体系为几何不变体系，且无多余约束。
1-1 (d)!（d-1） （d-2） （d-3）解 原体系依次去掉二元体后，得到一个悬臂杆，如图（d-1）-（d-3）所示。
因此，原体系为几何不变体系，且无多余约束。
注意：这个题的二元体中有的是变了形的，分析要注意确认。
1-1 (e)~解 原体系去掉最右边一个二元体后，得到（e-1）所示体系。
在该体系中，阴影所示的刚片与支链杆C 组成了一个以C 为顶点的二元体，也可以去掉，得到（e-2）所示体系。
在图（e-2）中阴影所示的刚片与基础只用两个链杆连接，很明显，这是一个几何可变体系，缺少一个必要约束。
因此，原体系为几何可变体系，缺少一个必要约束。
1-1 (f)[解 原体系中阴影所示的刚片与体系的其它部分用一个链杆和一个定向支座相（d ）（e ）（e-1）AB}AB （e-2）（f ）（f-1）连，符合几何不变体系的组成规律。
因此，可以将该刚片和相应的约束去掉只分析其余部分。
很明显，余下的部分（图（f-1））是一个几何不变体系，且无多余约束。
因此，原体系为几何不变体系，且无多余约束。
1-1 (g)解 原体系中阴影所示的刚片与体系的其它部分用三个链杆相连，符合几何不变体系的组成规律。
因此，可以将该刚片和相应的约束去掉，只分析其余部分。
余下的部分（图（g-1））在去掉一个二元体后，只剩下一个悬臂杆（图（g-2））。
因此，原体系为几何不变体系，且无多余约束。
计算机体系结构课后答案【篇一：计算机体系结构习题(含答案)】1、尾数用补码、小数表示，阶码用移码、整数表示，尾数字长p=6（不包括符号位），阶码字长q=6（不包括符号位），为数基值rm=16，阶码基值re=2。
对于规格化浮点数，用十进制表达式写出如下数据（对于前11项，还要写出16进值编码）。
（1）最大尾数（8）最小正数（2）最小正尾数（9）最大负数（3）最小尾数（10）最小负数（4）最大负尾数（11）浮点零（5）最大阶码（12）表数精度（6）最小阶码（13）表数效率（7）最大正数（14）能表示的规格化浮点数个数2．一台计算机系统要求浮点数的精度不低于10-7.2，表数范围正数不小于1038，且正、负数对称。
尾数用原码、纯小数表示，阶码用移码、整数表示。
(1) 设计这种浮点数的格式(2) 计算（1）所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。
3．某处理机要求浮点数在正数区的积累误差不大于2-p-1 ，其中，p是浮点数的尾数长度。
(1) 选择合适的舍入方法。
(2) 确定警戒位位数。
(3) 计算在正数区的误差范围。
4．假设有a和b两种不同类型的处理机，a处理机中的数据不带标志符，其指令字长和数据字长均为32位。
b处理机的数据带有标志符，每个数据的字长增加至36位，其中有4位是标志符，它的指令数由最多256条减少到不到64条。
如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。
对于一个由1000条指令组成的程序，分别计算这个程序在a处理机和b处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？5．一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。
(1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。
6．某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令3类，并假设每个地址字段的长度均为6位。
计算机组成原理课后答案习题解答第一章思考题与习题1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机系统是指计算机硬件、软件和数据通信设备的物理或逻辑的综合体。
硬件即指计算机的实体部分。
软件是由计算机运行所需的程序及相关文档硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要4．如何理解计算机组成和计算机体系结构？计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O 机理等等计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
5．冯·诺依曼计算机的特点是什么？(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成(5) 指令在存储器内按顺序存放。
(6) 机器以运算器为中心。
6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
硬件的主要技术指标：(1) 机器字长：指 CPU 一次能处理数据的位数，通常与 CPU 的寄存器位数有关(2) 存储容量：包括主存容量和辅存容量，存放二进制代码的总数＝存储单元个数×存储字长(3) 运算速度：主频、Gibson 法、MIPS 每秒执行百万条指令、CPI 执行一条指令所需时钟周期数、FLOPS 每秒浮点运算次数7．解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；CPU——中央处理器，是计算机硬件的核心部件，由运算器+控制器组成；存储字长——存储器一次存取操作的最大位数；存储容量——存储器中可存二进制代码的总量；机器字长——CPU能同时处理的数据位数；等于处理器内部寄存器位数指令字长——一条指令包含的二进制代码位数；8．解释下列英文代号：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
第一章绪论什么是并行计算机答：简单地讲，并行计算机就是由多个处理单元组成的计算机系统，这些处理单元相互通信和协作，能快速高效求解大型的复杂的问题。
简述Flynn分类法：答：根据指令流和数据流的多重性将计算机分为：1）单指令单数据流SISD2）单指令多数据流SIMD3）多指令单数据流MISD4）多指令多数据流MIMD简述当代的并行机系统答：当代并行机系统主要有：1）并行向量机（PVP）2）对称多处理机（SMP）3）大规模并行处理机（MPP）4）分布式共享存储（DSM）处理机5）工作站机群（COW）为什么需要并行计算机答：1）加快计算速度2）提高计算精度3）满足快速时效要求4）进行无法替代的模拟计算简述处理器并行度的发展趋势答：1）位级并行2）指令级并行3）线程级并行简述SIMD阵列机的特点答：1）它是使用资源重复的方法来开拓计算问题空间的并行性。
2）所有的处理单元（PE）必须是同步的。
21m 3）阵列机的研究必须与并行算法紧密结合，这样才能提高效率。
4）阵列机是一种专用的计算机，用于处理一些专门的问题。
简述多计算机系统的演变答：分为三个阶段：1）1983-1987年为第一代，代表机器有：Ipsc/1、Ameteks/14等。
2）1988-1992年为第二代，代表机器有：Paragon 、Intel delta 等。
3）1993-1997年为第三代，代表机器有：MIT 的J-machine 。
简述并行计算机的访存模型答：1）均匀存储访问模型（UMA ）2）非均匀存储访问模型（NUMA ）3）全高速缓存存储访问模型（COMA ）4）高速缓存一致性非均匀访问模型（CC-NUMA ）简述均匀存储访问模型的特点答：1）物理存储器被所有处理器均匀共享。
2）所有处理器访问任何存储字的时间相同。
3）每台处理器可带私有高速缓存。
4）外围设备也可以一定的形式共享。
简述非均匀存储访问模型的特点答：1）被共享的存储器在物理上分布在所有的处理器中，其所有的本地存储器的集合构成了全局的地址空间。
3.某模型机有10条指令I1～I10，它们的使用频度分别为0.3，0.24，0.16，0.12，0.07，0.04，0.03，0.02，0.01，0.01。
(1)计算采用等长操作码表示时的信息冗余量。
(2)要求操作码的平均长度最短，试设计操作码的编码，并计算所设计操作码的平均长度。
(3)只有二种码长，试设计平均码长最短的扩展操作码编码并计算平均码长。
(4)只有二种码长，试设计平均码长最短的等长扩展码编码并计算平均码长。
3.(1)采用等长操作码表示时的信息冗余量为33.5%。
(2)操作码的Huffman编码法如表2.2所示，此种编码的平均码长为2.7位。
表2.2 操作码的Huffman编码法、2-5扩展码和2-4等长扩展码编码法(4)操作码的2-4等长扩展码编码法如表2.2所示，此种编码的平均码长为2.92位。
5.若某机设计有如下格式的指令：三地址指令12种，一地址指令254种，设指令字的长度为16位，每个地址码字段的位数均为4位。
若操作码的编码采用扩展操作码，问二地址指令最多可以设计多少种？5.二地址指令最多可以设计48种。
6.一台模型机共有9条指令I1～I9，各指令的使用频度分别为30%，20%，20%，10%，8%，6%，3%，2%，1%。
该模型机有8位和16位两种指令字长。
8位字长指令为寄存器-寄存器（R-R）二地址类型，16位字长指令为寄存器-存储器（R-M）二地址变址寻址类型。
(1)试设计有二种码长的扩展操作码，使其平均码长最短，并计算此种编码的平均码长。
(2)在(1)的基础上，该机允许使用多少个可编址的通用寄存器？(3)若采用通用寄存器作为变址寄存器，试设计该机的两种指令格式，并标出各字段的位数。
(4)计算变址寻址的偏移地址范围。
6.(1)操作码的2-5扩展码编码法如表2.3所示，此种编码的平均码长为2.9位。
表2.3 操作码的Huffman编码法和2-4等长扩展码编码法I8 0.02 1 1 1 0 0 5I9 0.01 1 1 1 0 1 5(2)在(1)(3)该机的两种指令格式及各字段的位数如下：(4)变址寻址的偏移地址范围为-16～+15。
3.假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为0.9，则采用Cache后，能使整个存储系统获得的加速比是多少？ 3. 3.574.某机是由Cache和主存组成的二级存储系统，Cache的存取时间t c=20ns，主存的存取时间t m=80ns。
Cache分为指令Cache和数据Cache，指令Cache的命中率为0.98，数据Cache的命中率为0.96。
假设在所有的访存操作中有20%是访问指令体，求系统等效的存取时间。
4. 22.16ns5.如图3.41所示的三级存储系统，若M1、M2、M3的访问时间分别为20ns、80ns和2000ns。
M1、M2的命中率分别为0.96和0.98，则存储器系统的等效访问时间为多少？图3.41 三级存储系统5. 23.936ns6.完成一个两级存储系统的容量规划。
第一层M1是高速缓存，其容量可为64KB、128KB和256KB。
第二层M2是容量为4MB的主存。
设c1和c2分别是M1和M2的每字节成本，而t1和t2分别是CPU访问M1和M2时的存取时间。
假设c1=20c2，t2=10t1，而高速缓存在上述3种容量时的命中率分别为0.7、0.9和0.98。
(1)假设t1=20ns，当高速缓存的容量分别为上述3种假设时的平均存取时间t a是多少？(2)当c2=$0.2/KB时，分别求整个存储器系统的平均成本。
(3)比较这3种存储层次结构，并对平均成本和平均存取时间分别进行排序，根据平均成本和平均存取时间的乘积值，选择最优设计。
6.(1)当M1的容量为64KB时，平均存取时间t a=74ns；当M1的容量为128KB时，平均存取时间t a=38ns；当M1的容量为256KB时，平均存取时间t a=23.6ns。
(2)当M1的容量为64KB时，整个存储器系统的平均成本c=$0.2585/KB；当M1的容量为128KB时，整个存储器系统的平均成本c=$0.3152/KB；当M1的容量为256KB时，整个存储器系统的平均成本c=$0.4235/KB。
(3)第三种方案为最优设计7.假设在一个由Cache和主存构成的两级存储系统中，h1、t1、s1和c1分别为CPU访问Cache的命中率、Cache 的存取时间、存储容量和每字节成本，t2、s2和c2分别为主存的存取时间、存储容量和每字节成本。
若h1=0.95、t1=20ns、s1=512KB、c1=$10/KB及c2=$5/KB，t2和s2未知，而整个存储器系统的预算上限为$15000。
(1)推导此存储器系统的等效存取时间t a的公式。
(2)推导此存储器系统的总成本公式。
(3)在不超出预算的前提下，s2的最大值为多少KB？(4)为了使t a=40ns，主存的存取时间t2应为多少ns？7.(1)t a=19+0.05t2(2)C total=5120+5s2(3)1976KB (4)420ns8.有16个存储器模块，每个模块的容量为4MB，字长为32位。
现在要用这16个存储器模块构成一个主存储器，有如下二种组织方式：方式1：16个存储器模块用高位交叉方式构成存储器；方式2：16个存储器模块用低位交叉方式构成存储器。
(1)写出访问各种存储器的地址格式；(2)比较各种存储器的优缺点；(3)不考虑访问冲突，计算各种存储器的频带宽度；(4)画出各种存储器的逻辑示意图。
8.(1)方式1（高位交叉）的存储器的地址格式为：4位20位模块选择字地址20位4位字地址模块选择(2)4位均不相同时，可对共享存储器内的不同存储体进行同时存取，这种存储器一般适合于共享存储器的多处理机系统；缺点为：当多处理机发出的访存地址的高4位均相同时，便产生了存储器的分体冲突，此时的存储器的频宽与单体存储器的相同。
方式2（低位交叉）的存储器的优点为：当处理机依次发出的访存地址的低4位均不相同时，可对存储器内的不同存储体进行并行存取，这种存储器一般适合于单处理机内的高速数据存取及带Cache的主存；缺点为：当处理机依次发出的访存地址的低4位均相同时，便产生了存储器的分体冲突，此时的存储器的频宽与单体存储器的相同。
(3)若不考虑访问冲突，二种方式的存储器的频带宽度均为64字节/存储周期；(4)二种存储器的逻辑示意图类似课本第3章图3.7和图3.8。
9.在一个具有8个存储体的低位多体交叉存储器中，如果处理器的访存地址为以下8进制或16进制值，分别求该存储器的平均访问速率为单体存储器的多少倍。
（忽略初启时的延迟）(1)10018、10028、10038、…、11008(2)10028、10048、10068、…、12008(3)100316、100616、100916、…、1300169.(1)8；(2)4；(3)811.在页式虚拟存储器中，一个程序由P1～P5共5个页面组成。
在程序执行过程中依次访问到的页面如下：P2，P3，P2，P1，P5，P2，P4，P5，P3，P2，P5，P2假设系统分配给这个程序的主存有3个页面，分别采用FIFO、LRU和OPT三种页面替换算法对这3页主存进行调度。
分别画出这三种替换算法对同一页地址流的调度过程，并计算每种替换算法获得的命中率。
11.①FIFO替换算法对页地址流的调度过程如图3.1所示。
图3.1 FIFO替换算法对页地址流的调度过程采用FIFO替换算法的页命中率为0.25。
②LRU替换算法对页地址流的调度过程如图3.2所示。
图3.2 LRU替换算法对页地址流的调度过程采用LRU替换算法的页命中率为0.42。
③OPT替换算法对页地址流的调度过程如图3.3所示。
图3.3 OPT替换算法对页地址流的调度过程采用OPT替换算法的页命中率为0.5。
16.假设在一个采用组相联映象的Cache存储器中，Cache的容量为1KB，要求Cache的每一块在一个主存周期内能从主存取得。
主存采用模32交叉，每个分体的宽度为64位，主存的总容量为4MB。
采用按地址访问存储器构成的相联目录表，实现主存地址到Cache地址的变换，并约定采用2个外相等比较电路。
(1)请设计主存地址格式和Cache地址格式，并标出各段的位数；(2)若替换算法采用LRU算法，对于如下主存块地址流：1、4、1、4、7、1、9、4、27、7，如主存中内容一开始未装入Cache中，请列出随时间变化Cache中各块的使用状况，求出此期间Cache的块命中率。
16.(1) 主存地址格式如下：(2)随时间变化Cache中各块的使用状况如图3.8所示。
图3.8 随时间变化Cache中各块的使用状况此期间Cache的块命中率为0.4。
17.一个组相联映象Cache由64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由128字组成，访存地址为字地址。
设计主存地址格式和Cache地址格式并标出各字段的位数。
17.主存地址格式如下：20.设某计算机的Cache-主存存储层次采用组相联映象和LRU替换算法，已知主存容量为1MB，Cache 容量为8KB，按4字块分组，每个字块的长度为8个字（32位/字）。
假设Cache起始内容为空，CPU从主存单元0，1，2，……，2079依次读出2080个字，并重复此一读数序列共5次。
问Cache的地址命中率为多少？20. 0.9723.指令的解释方式采用顺序、一次重叠和流水，其主要差别在什么地方？流水方式与完全重复增加多套解释部件的方式相比各有什么优缺点？3.指令的解释方式采用顺序、一次重叠和流水，其主要差别在于可并行解释指令的条数；流水方式与完全重复增加多套解释部件的方式相比，其优点是省硬件、成本低，但缺点是控制复杂，要解决好指令相关、数据相关，以及流水线的中断等问题。
5.一台非流水处理器X的时钟频率为25MHZ，平均CPI为4。
处理器Y是对X机的改进，它有一条5级流水线，各级经过的时间为一个时钟周期。
但由于锁定器延迟和时钟扭斜效应，其时钟频率仅为20MHZ。
(1)若含有100条指令的程序运行在两台处理机上时，假设每条指令之间不发生任何相关，求处理机Y 相对于处理机X的加速比为多少？(2)计算执行此程序时每台处理机的MIPS速率。
5.(1)3.08；(2)X处理机的MIPS速率为6.25MIPS；Y处理机的MIPS速率为19.23MIPS。
9.已知一条由5个功能段组成的浮点加法流水线，每个功能段的延迟时间均为Δt，流水线的输出端和输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。
要求用尽可能短的时间完成计算，画出流水线时-空图，并计算流水线的实际吞吐率、加速比和效率。
