半导体工艺复习整理

1.根据扩散源的不同有三种扩散工艺：固态源扩散，液态源扩散，气态源扩散。

2.固相扩散工艺微电子工艺中的扩散，是杂质在晶体内的扩散，是固相扩散工艺。

固相扩散是通过微观粒子一系列随机跳跃来实现的，这些跳跃在整个三维方向进行，主要有三种方式:间隙式扩散替位式扩散间隙—替位式扩散3.什么是离子注入离化后的原子在强电场的加速作用下，注射进入靶材料的表层，以改变这种材料表层的物理或化学性质.注入离子在靶内受到的碰撞是随机的，所以杂质分布也是按几率分布的。

离子进入非晶层（穿入距离）的分布接近高斯分布.4.离子注入的沟道效应沟道效应当离子沿晶轴方向注入时，大部分离子将沿沟道运动，几乎不会受到原子核的散射，方向基本不变，可以走得很远。

5.减少沟道效应的措施(1)对大的离子，沿沟道轴向(110)偏离7－10o(2)用Si，Ge，F，Ar等离子注入使表面预非晶化，形成非晶层.(3)增加注入剂量（晶格损失增加，非晶层形成，沟道离子减少）.(4)表面用SiO2层掩膜.6.损伤退火的目的(修复晶格，激活杂质)A.去除由注入造成的损伤，让硅晶格恢复其原有完美晶体结构B.让杂质进入电活性（electrically active）位置－替位位置。

C.恢复电子和空穴迁移率7.退火方法a.高温退火b.快速退火：激光、高强度光照、电子束退火、其他辐射.8.注入方法a直接注入离子在光刻窗口直接注入Si衬底。

射程大、杂质重时采用。

b间接注入；通过介质薄膜或光刻胶注入衬底晶体。

间接注入沾污少，可以获得精确的表面浓度。

c多次注入通过多次注入使杂质纵向分布精确可控，与高斯分布接近；也可以将不同能量、剂量的杂质多次注入到衬底硅中，使杂质分布为设计形状。

9.降低系统自掺杂方法a.降低系统自掺杂的有效方法是对石墨基座进行HCl 高温处理，处理的温度应该高于外延生长温度。

b.所谓高温处理就是用HCl 在高温下把基座上淀积的硅腐蚀掉，在腐蚀后立即在基座上包一层本征硅用来封闭基座。

半导体工艺期末复习针对性总结第一部分：论述题1、集成电路的工艺集成：晶体生长（外延）、薄膜氧化、气相沉积、光刻、扩散、离子注入、刻蚀以及金属化等。

☆2、工艺目的：①形成薄膜：化学反应，PVD，CVD，旋涂，电镀；②光刻：实现图形的过渡转移；③刻蚀：最后的图形转移；④改变薄膜：注入，扩散，退火；3、单晶硅制备的方法：直拉法、磁控直拉技术、悬浮区熔法（FZ）。

☆4、直拉法的关键步骤以及优缺点（1）关键步骤：熔硅、引晶、收颈、放肩、等径生长、收晶。

熔硅：将坩埚内多晶料全部熔化；引晶：先预热籽晶达到结晶温度后引出结晶；收颈：排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸；放肩：略降低温度（15-42℃），让晶体逐渐长到所需的直接为止；等径生长：提高拉速收肩，收肩后保持晶体直径不变，就是等径生长；收晶：拉速不变、升高熔体温度或熔体温度不变、加速拉速，使晶体脱离熔体液面。

（2）优点：①所生长单晶的直径较大，成本相对较低；②通过热场调整及晶体转速、坩埚转速等工艺参数的优化，可较好控制电阻率径向均匀性。

（3）缺点：石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响，易引入氧、碳等杂质，不易生长高电阻率的单晶。

5、磁控直拉技术的优点：①减少温度波动；②减轻熔硅与坩埚作用；③降低了缺陷密度，氧的含量；④使扩散层厚度增大；⑤提高了电阻分布的均匀性。

6、悬浮区熔法制备单晶体：特点：①不需要坩埚，污染少；②制备的单晶硅杂质浓度比直拉法更低；③主要用于需要高电阻率材料的器件。

缺点：单晶直径不及CZ法☆7、晶体生长产生的缺陷种类及影响种类：点缺陷、线缺陷、面缺陷、体缺陷；影响：点缺陷…… 影响杂质的扩散运动；线缺陷…… 金属杂质容易在线缺陷处析出，劣化器件性能；面缺陷…… 不能用于制作集成电路；体缺陷…… 不能用于制作集成电路。

8、外延生长①常用的外延技术：化学气相淀积（CVD）、分子束外延（MBE）。

②化学气相淀积：通过气体化合物间的化学作用而形成外延的工艺；分类：常压（APCVD）、低压（LPCVD）；③分子束外延：在超高真空下（约10−8Pa），一个或多个热原子或热分子束在晶体表面反应的外延技术；优点：（1）MBE能够非常精准地控制化学组成和掺杂浓度粉分布；（2）能够制作厚度只有原子层量级的单晶多层结构。

★第一章半导体：常温下导电性能介于导体和绝缘体之间的材料，如二极管、计算机、移动电话等。

导电性可受控制，范围可从绝缘体至导体之间的材料。

N型半导体（电子型半导体）P型半导体（空穴型半导体）直拉法(CZ)特点：低功率IC的主要原料,占有～80％的市场,制备成本较低,硅片含氧量高影响因素：拉伸速率、旋转速率。

区熔法（FZ）特点：硅片含氧量低、纯度高、成本高、主要用于高功率IC。

难生长大直径硅晶棒。

低阻值硅晶棒、掺杂均匀度较差。

CZ法：成本低、可做大尺寸晶锭、材料可重复使用,更受欢迎FZ法：纯度高、成本高、小尺寸晶锭,主要用在功率器件CZ工艺工程：籽晶熔接，引晶和缩颈，放肩，收尾。

硅片制备步骤：机械加工，化学处理，表面抛光，质量测量硅片制作流程:单晶生长-切断-外径磨削-平边或V槽磨销-切片-磨圆边-研磨-刻蚀-抛光-清洗-品质检测-包装制备流程：整形处理（硅片定位边或定位槽），去掉两端，径向研磨，切片，磨片和倒角（防止产生缺陷），刻蚀（去除沾污和损伤层）腐蚀液：HNO3+HF+醋酸，抛光（去除表面缺陷），清洗（去除残留沾污），包装晶体缺陷(微缺陷)是指任何妨碍单位晶胞在晶体中重复性地出现。

点缺陷（空位缺陷；间隙原子缺陷；Frenkel缺陷）；位错；层错。

杂质的作用：调节硅原子的能级。

施主能级杂质能级要么距离导带很近（如磷），是提供电子的；受主能级要么距离价带很近（如硼），是接受电子的。

★第二章扩散：在一定温度下杂质原子具有一定能量，能够克服阻力进入半导体并在其中做缓慢的迁移运动。

形式：替代式扩散和间隙式扩散，恒定表面浓度扩散和再分布扩散两步扩散工艺：第一步采用恒定表面源扩散的方式，如同淀积在表面，通常称为“预淀积”。

第二步是有限表面源扩散，常称为“再分布”。

扩散方式：气态源，液态源，固态源扩散工艺主要参数：1.结深：结距扩散表面的距离叫结深。

2.薄层电阻Rs（方块电阻）。

3.表面浓度：扩散层表面的杂质浓度。

填空20’ 简答20’ 判断10’ 综合50’第一单元1.一定温度，杂质在晶体中具有最大平衡浓度，这一平衡浓度就称为什么？固溶度2.按制备时有无使用坩埚分为两类，有坩埚分为？无坩埚分为？（P24）有坩埚：直拉法、磁控直拉法无坩埚：悬浮区熔法3.外延工艺按方法可分为哪些？（P37）气相外延、液相外延、固相外延和分子束外延4.Wafer的中文含义是什么？目前常用的材料有哪两种？晶圆；硅和锗5.自掺杂效应与互扩散效应（P47-48）左图：自掺杂效应是指高温外延时，高掺杂衬底的杂质反扩散进入气相边界层，又从边界层扩散掺入外延层的现象。

自掺杂效应是气相外延的本征效应，不可能完全避免。

自掺杂效应的影响：○1改变外延层和衬底杂质浓度及分布○2对p/n或n/p硅外延，改变pn结位置右图：互（外）扩散效应：指高温外延时，衬底中的杂质与外延层中的杂质互相扩散，引起衬底与外延层界面附近的杂质浓度缓慢变化的现象。

不是本征效应，是杂质的固相扩散带来（低温减小、消失）6.什么是外延层？为什么在硅片上使用外延层？1)在某种情况下，需要硅片有非常纯的与衬底有相同晶体结构的硅表面，还要保持对杂质类型和浓度的控制，通过外延技术在硅表面沉积一个新的满足上述要求的晶体膜层，该膜层称为外延层。

2)在硅片上使用外延层的原因是外延层在优化pn 结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件速度。

外延在CMOS 集成电路中变得重要起来，因为随着器件尺寸不断缩小它将闩锁效应降到最低。

外延层通常是没有玷污的。

7.常用的半导体材料为何选择硅？1）硅的丰裕度。

硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。

2）更高的熔化温度允许更宽的工艺容限。

硅 1412℃>锗 937℃。

3）更宽的工作温度。

用硅制造的半导体件可以用于比锗 更宽的温度范围，增加了半导体的应用范围和可靠性。

三．热分解淀积氧化热分解氧化薄膜工艺是利用含硅的化合物经过热分解反应，在硅片表面淀积一层二氧化硅薄膜的方法。

这种方法的优点是：基片本身不参与形成氧化膜的反应，而仅仅作为淀积二氧化硅氧化膜的衬底。

衬底可以是硅也可以不是硅而是其它材料片。

如果是硅片,获得二氧化硅膜也不消耗原来衬底硅,而保持硅片厚度不变，这是与热氧化法最根本的区别。

因为这种方法可以在较低的温度下应用，所以被称作“低温淀积”。

常用的热分解淀积氧化膜反应源物质（硅化合物）有正硅酸乙脂和硅烷两种。

现分别介绍如下：1．正硅酸乙脂热分解淀积淀积源的温度控制在20 o C左右，反应在真空状态下进行，真空度必须在10—2×133.3Pa以上，淀积时间根据膜厚决定。

淀积得到的二氧化硅氧化膜不如热生长的致密。

但如果在真空淀积之后经过适当的增密处理可使其质量有所改善；方法是硅片在反应炉内加热升温到850~900o C半小时左右,之后再在干燥的氮、氩或氧气氛中继续加热一段时间即可.2．硅烷热分解淀积反应方程式：SiH4 + 2O2→SiO2↓+ 2H2O↑（300～400 o C) 以上两种热分解淀积氧化膜的方法实际上是一种化学气相淀积（CVD)工艺。

前一种是低压CVD（LPCVD）;后一种是常压CVD（APCVD）.特别是后一种硅烷加氧气淀积二氧化硅的方法，是目前生产中天天在用的常规工艺。

以后我们将有专门的章节讲解CVD工艺.第二节SiO2薄膜的质量与检测二氧化硅工艺质量是半导体器件质量的基础。

下面就氧化质量要求,工艺检测，常见质量问题及对策等几个方面进行讨论。

一．质量要求SiO2薄膜质量优劣对器件性能和产品成品率都有很大影响.通常要求薄膜表面无斑点、裂纹、白雾、发花和针孔等缺陷；厚度要求在指标范围内，且保持均匀一致；结构致密，薄膜中可动离子特别是钠离子量不得超标。

二．检测方法1．厚度测量要求精度不高时，可用比色法、磨蚀法测量；精度高时，可用双光干涉法,电容－电压法检测。

第一次作业：1，集成时代以什么来划分？列出每个时代的时间段及大致的集成规模。

答：类别时间数字集成电路模拟集成电路 MOS IC 双极ICSSI 1960s前期MSI 1960s~1970s 100～500 30～100LSI 1970s 500～2000 100～300 VLSI 1970s后期~1980s后期 >2000 >300 ULSI 1980s后期~1990s后期GSI 1990s后期~20世纪初SoC 20世纪以后2，什么是芯片的集成度？它最主要受什么因素的影响？答：集成度：单个芯片上集成的元件（管子）数。

受芯片的关键尺寸的影响。

3，说明硅片与芯片的主要区别。

答：硅片是指由单晶生长，滚圆，切片及抛光等工序制成的硅圆薄片，是制造芯片的原料，用来提供加工芯片的基础材料；芯片是指在衬底上经多个工艺步骤加工出来的，最终具有永久可是图形并具有一定功能的单个集成电路硅片。

4，列出集成电路制造的五个主要步骤，并简要描述每一个步骤的主要功能。

答：晶圆(硅片)制备(Wafer Preparation)；硅(芯）片制造(Wafer Fabrication)：在硅片上生产出永久刻蚀在硅片上的一整套集成电路。

硅片测试/拣选(Die Test/Sort)：单个芯片的探测和电学测试，选择出可用的芯片。

装配与封装(Assembly and Packaging)：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。

成品测试与分析（或终测） (Final Test)：对封装后的芯片进行测试，以确定是否满足电学和特性参数要求。

5，说明封装的主要作用。

对封装的主要要求是什么。

答：封装的作用：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。

主要要求：电气要求：引线应当具有低的电阻、电容和电感。

CK0712半导体工艺技术复习指导考试时间：11月23日（13周周一）下午2:30-5:00, 东九楼B403考试范围：《半导体制造基础》、讲义、作业题考试题型：名词解释、选择、简答、问答考试请携带：钢笔或圆珠笔、铅笔、尺、计算器、橡皮几点注意：1.重点掌握各章节的器件或工艺原理2.公式需记忆，但不超过作业题的范围；以下为复习要点：★首先，各章布置的习题要会做，所有习题都是考试范围。

第一章绪论1.简单叙述微电子学对人类社会的作用2.解释微电子学、集成电路的概念3.列举出你见到的、想到的不同类型的集成电路及其主要作用第二章半导体及其基本特性1.半导体、N型半导体、P型半导体、本征半导体、非本征半导体2.载流子、电子、空穴、平衡载流子、非平衡载流子、过剩载流子3.能带、导带、价带、禁带4.掺杂、正掺杂、负掺杂、施主、受主5.输运、漂移、扩散、产生、复合第三章半导体器件1.描述二极管的工作机理2.描述双极晶体管的工作机理3.描述MOSFET的工作原理第四章集成电路制造工艺概述1. 集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用第五章晶体生长1.简述晶圆制造过程。

2.简述CZ（直拉法）生长单晶硅的过程。

3.简述悬浮区熔法（区熔法)的原理4.晶圆切割时的主标志面和次标志面指什么，有何作用？5.识别晶圆标志面。

第六章硅氧化1.硅热氧化的基本模型2.生长氧化层的两个阶段：线性阶段和抛物线阶段3.叙述干氧氧化和湿氧氧化的工艺过程和优缺点。

4.氧化层厚度表征方法第七章光刻1.光刻刻蚀光刻胶（光致抗蚀剂）正光刻胶负光刻胶反应离子刻蚀2.超净间分级3.光刻的最小线宽（临界尺寸）、分辨率、聚焦深度等主要参数的含义与计算4.掩膜材料及制作方法。

5.光刻胶（光致抗蚀剂）的主要成分及它们的作用。

6.描述正性和负性光刻胶在曝光过程中的变化。

7.遮蔽式曝光、接触式曝光、接近式曝光、投影式曝光8.紫外光谱的大致范围是？紫外光曝光光源的种类。

半导体制造技术复习总结半导体制造技术复习总结第⼀章半导体产业介绍1、集成电路制造的不同阶段：硅⽚制备、硅⽚制造、硅⽚测试/拣选、装配与封装、终测；2、硅⽚制造：清洗、成膜、光刻、刻蚀、掺杂；3、半导体趋势：提⾼芯⽚性能、提⾼芯⽚可靠性、降低芯⽚价格；4、摩尔定律：⼀个芯⽚上的晶体管数量⼤约每18个⽉翻⼀倍。

5、半导体趋势：①提⾼芯⽚性能：a关键尺⼨（CD）－等⽐例缩⼩（Scale down)b每块芯⽚上的元件数－更多 c 功耗－更⼩②提⾼芯⽚可靠性： a⽆颗粒净化间的使⽤ b控制化学试剂纯度c分析制造⼯艺 d硅⽚检测和微芯⽚测试e芯⽚制造商成⽴联盟以提⾼系统可靠性③降低芯⽚价格：a.50年下降1亿倍 b减少特征尺⼨＋增加硅⽚直径c半导体市场的⼤幅度增长（规模经济）第⼆章半导体材料特性6、最常见、最重要半导体材料－硅：a.硅的丰裕度 b.更⾼的熔化温度允许更宽的⼯艺容限c.更宽的⼯作温度范围d.氧化硅的⾃然⽣成7、GaAs的优点：a.⽐硅更⾼的电⼦迁移率; b.减少寄⽣电容和信号损耗; c.集成电路的速度⽐硅制成的电路更快; d.材料电阻率更⼤，在GaAs衬底上制造的半导体器件之间很容易实现隔离，不会产⽣电学性能的损失；e.⽐硅有更⾼的抗辐射性能。

GaAs的缺点： a.缺乏天然氧化物；b.材料的脆性； c.由于镓的相对匮乏和提纯⼯艺中的能量消耗，GaAs的成本相当于硅的10倍； d.砷的剧毒性需要在设备、⼯艺和废物清除设施中特别控制。

第三章器件技术8、等⽐例缩⼩:所有尺⼨和电压都必须在通过设计模型应⽤时统⼀缩⼩。

第四章硅和硅⽚制备9、⽤来做芯⽚的⾼纯硅称为半导体级硅(semiconductor-grade silicon, SGS)或电⼦级硅西门⼦⼯艺：1.⽤碳加热硅⽯来制备冶⾦级硅SiC(s)+SiO2(s) Si(l)+SIO(g)+CO(g)2.将冶⾦级硅提纯以⽣成三氯硅烷Si(s)+3HCl(g) SiHCl3(g)+H2(g)3.通过三氯硅烷和氢⽓反应来⽣成SGS SiHCl3(g)+H2(g) Si(s)+3HCl(g)10、单晶硅⽣长：把多晶块转变成⼀个⼤单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体⽣长。

一．名词解释：①．CZ 直拉法：是用包括熔炉，拉晶机械装置（籽晶夹具，旋转机械装置），环境控制装置的拉晶机进行结晶。

多晶硅放入坩埚中，熔炉加热到超过硅的熔点，将一个适当晶向的籽晶放置在籽晶夹具中，悬于坩埚之上，将籽晶夹具插入熔融液中，虽然籽晶将会部分融化，但其未融化的籽晶顶部将会接触熔融液的表面、将籽晶慢慢拉起，熔融液在固体液体的表面逐渐冷却，从而产生很大的晶体即从熔融硅中生长单晶硅的基本技术称为直拉法。

②．硅的区熔（float-zone ）法：在单晶生长过程中持续不断的向熔融液中添加高纯度的多晶硅，使得熔融液初始的掺杂浓度维持不变的基本技术称为硅的区熔（float-zone ）法。

③．分凝系数：硅中的杂质平衡密度与二氧化硅中的杂质平衡密度的比值定义为分凝系数K 。

④．有效分凝系数：固体界面附近的平衡掺杂浓度Cs 与远离界面处熔融液中掺杂浓度的比值Se l C k C。

⑤．Bridgman 法：用于晶体生长用的材料装在圆柱型的坩埚中,缓慢地下降,并通过一个具有一定温度梯度的加热炉,炉温控制在略高于材料的熔点附近。

根据材料的性质加热器件可 以选用电阻炉或高频炉。

在通过加热区域时,坩埚中的材料被熔融,当坩埚持续下降时,坩埚底部的温度先下降到熔点以下,并开始结晶,晶体随坩埚下降而持续长大。

⑥．光学光刻：光刻就是将掩膜上的几何图形转移到涂在半导体晶片表面的敏光薄层材料上的工艺过程。

⑦．替位式扩散：在高温下晶格原子在格点平衡位置附近震动，基质原子有一定的几率获得足够的能量脱离晶格格点而成为间隙原子因而产生一个空位，这样邻近的杂质原子就可以移到该空位这种扩散机制称为替代式扩散（空位扩散）。

⑧．填隙式扩散：如果间隙杂质原子从一个位置运动到另一个位置而并不占据格点这种机制称为填隙式扩散。

⑨．本征扩散：在杂质原子往半导体中进行热扩散时，如果杂质原子的浓度小于热扩散温度下半导体中的本征载流子浓度，则杂质原子的扩散系数为常数，这种扩散就称为本征扩散。

最新半导体器件与工艺期末复习资料知识讲解pn 结二极管的两个基本特性①开关特性②整流特性突变结模型近似①掺杂分布是阶跃函数。

在n 型和p 型半导体的净掺杂浓度皆为常数。

②杂质完全电离。

即n 型半导体和p 型半导体的平衡电子浓度分别为：n n0=N D 和p p0=N A ③忽略杂质引起的带隙变窄效应。

但需要考虑掺杂引起的费米能级变化，对简并态，n 型半导体和p 型半导体的费米能级分别处于导带底和价带顶。

pn 结平衡能带图接触后平衡态下的费米能级就是上图的E F内建电势差在没有外接电路的情形下，扩散过程不会无限延续下去。

此时会到达一种平衡，即扩散和漂移之间的动态平衡，相应产生的电势差称为接触电势差。

由于是自身费米能级不同产生的，因此常称为自建势或内建势电子和空穴的内建电势差大小区别对于同质结，他们的大小是一样的，对于异质结不一样。

突变结电场强度与电势分布电场分布图大小电势分布图由dx x E x )()(大小求出耗尽区及其宽度，在各自n 区、p 区的耗尽宽度与什么有关？①定义：在半导体pn 结、肖特基结、异质结中，由于界面两侧半导体原有化学势的差异导致界面附近能带弯曲，从而形成能带弯曲区域电子或空穴浓度的下降，这一界面区域称为耗尽区。

②宽度：③关系：pn n p D A p nx x V V N N x x ;单边突变结及其平衡时的能带图外加正偏压、负偏压下的pn结能带图pn结电压与外加偏压关系外加反偏电压V j=V t o tal=V bi+V R;外加正偏电压V j=V total=V bi-V R扩散电流势垒降低，位于中性区或准中性区的多数电子或空穴通过扩散穿过pn结皆产生从n到p或p到n的净电子、净空穴扩散流，相应地皆为从p区至n区的净扩散电流;从n区扩散到p区的电子将成为p区中的过剩少数载流子，将发生远离结区的方向扩散和复合，过剩电子浓度将逐渐减小。

此时，由于中性p区无电场，因此电子主要以扩散方式流入p区，故称过剩少数载流子电流为扩散电流或注入电流。

半导体工艺及芯片制造复习资料简答题与答案第一章、半导体产业介绍1 .什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？（15分）集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。

集成电路芯片/元件数 无集成1 小规模（SSI ）2到50 中规模（MSI ）50到5000 大规模（LSI ）5000到10万 超大规模（VLSI ） 10万至U100万 甚大规模（ULSI ） 大于100万 产业周期1960年前 20世纪60年代前期 20世纪60年代到70年代前期 20世纪70年代前期到后期 20世纪70年代后期到80年代后期 20世纪90年代后期到现在2 .写出IC 制造的5个步骤？（15分）Wafer preparation （硅片准备）Wafer fabrication （硅片制造）Wafer test/sort （硅片测试和拣选）Assembly and packaging （装配和封装）Final test （终测）3 .写出半导体产业发展方向？什么是摩尔定律？（15分）发展方向：提高芯片性能一提升速度（关键尺寸降低，集成度提高，研发采用新材料），降低功耗。

提高芯片可靠性一严格控制污染。

降低成本——线宽降低、晶片直径增加。

摩尔定律指：IC 的集成度将每隔一年翻一番。

1975年被修改为：IC 的集成度将每隔一年半翻一番。

4 .什么是特征尺寸CD ？ （10分）最小特征尺寸，称为关键尺寸（Critical Dimension, CD ） CD 常用于衡量工艺难易的标志。

5.什么是 More moore 定律和 More than Moore 定律？（10 分）“More Moore”指的是芯片特征尺寸的不断缩小。

从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。

与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。

半导体加⼯⼯艺（复习整理）⼀、半导体衬底1、硅是⽬前半导体中⽤的最多的⼀种衬底材料2、硅的性能：屈服强度7x109 N/m2 弹性模量 1.9x1011 N/m2 密度2.3 g/cm3热导率 1.57 Wcm-1°C-1 热膨胀系数2.33x10-6 °C-1 电阻率(P) n-型 1 - 50 ?.cm 电阻率(Sb) n-型0.005 -10?.cm 电阻率(B) p-Si 0.005 -50 ?.cm 少⼦寿命30 -300 µs 氧5 -25 ppm 碳 1 - 5 ppm 缺陷<500 cm-2 直径Up to 200 mm 重⾦属杂质< 1 ppb3、硅的纯化SiO2+2C?Si(冶⾦级）+2CO、Si+3HCl SiHCl3+H2、2SiHCl3(蒸馏后的)+2H2 2Si(电⼦级)+6HCl4、直拉法单晶⽣长（p19）：多晶硅放在坩埚中，加热到1420oC将硅熔化，将已知晶向的籽晶插⼊熔化硅中然后拔出。

硅锭旋转速度20r/min 坩埚旋转速度10r/min 提升速度：1.4mm/min (φ100mm) 掺杂P、B、Sb、As5、芯⽚直径增⼤, 均匀性问题越来越突出6、区熔法晶体⽣长（p28）：主要⽤于制备⾼纯度硅或⽆氧硅。

⽣长⽅法：多晶硅锭放置在⼀个单晶籽晶上，多晶硅锭由⼀个外部的射频线圈加热，使得硅锭局部熔化，随着线圈和熔融区的上移，单晶籽晶上就会往上⽣长单晶。

特点：电阻率⾼、⽆杂质沾污、机械强度⼩，尺⼨⼩。

7、⼆、热氧化1、SiO2的基本特性：热SiO2是⽆定形的、良好的电绝缘材料、⾼击穿电场、稳定和可重复的Si/SiO2界⾯、硅表⾯的⽣长基本是保形的、杂质阻挡特性好、硅和SiO2的腐蚀选择特性好。

2、热氧化原理：反应⽅程：Si(固体)+O2(⽓体)-->SiO23、含Cl氧化：氧化过程中加⼊少量的HCl 或TCE(三氯⼄烯):减少⾦属沾污、改进Si/SiO2界⾯性能（P70）4、氧化中消耗硅的厚度：1umSI被氧化——>2.17umSIO25、热氧化的影响因素：温度、⽓氛（⼲氧、⽔汽、HCl）、压⼒、晶向、掺杂6、⾼压氧化：对给定的氧化速率，压⼒增加，温度可降低；温度不变的情况下，氧化时间可缩短7、氧化层的缺陷：表⾯缺陷：斑点、⽩雾、发花、裂纹体内缺陷：针孔、氧化层错8、氧化诱⽣堆垛层错：三、扩散1、掺杂在半导体⽣产中的作⽤：形成PN结；形成电阻；形成欧姆接触；形成双极形的基区、发射区、集电区，MOS管的源、漏区和对多晶硅掺杂；形成电桥作互连线2、扩散的定义：在⾼温下，杂质在浓度梯度的驱使下渗透进半导体材料，并形成⼀定的杂质分布，从⽽改变导电类型或杂质浓度。

工艺考试复习：整理者（butterflying 2011‐1‐11）1.在半导体技术发展的过程中有哪些重要事件?（一般）晶体管的诞生集成电路的发明平面工艺的发明CMOS技术的发明2.为什么硅是半导体占主导的材料？有哪些硅基薄膜？（一般）硅材料：优良的半导体特性、稳定的电的、化学的、物理的及机械的性能（特性稳定的金刚石晶体结构、良好的传导特性、优异的工艺加工能力、研究最透彻的材料、具有一系列的硅基化合物）（总结：半导体性、电、物理、化学、机械性）硅基薄膜：外延硅薄膜、多晶硅薄膜、无定形硅薄膜、SiO2与Si3N4介质膜、SiGe薄膜、金属多晶硅膜3. 微电子技术发展基本规律是什么？（重要）摩尔定律（Moore’s Law）：芯片内的晶体管数量每18个月～20个月增加1倍――集成电路的集成度每隔三年翻两番，器件尺寸每三年增加0.7 倍，半导体技术和工业呈指数级增长。

特征尺寸缩小因子，250→180→130→90→65→45→32→22→16(nm)等比例缩小比率（Scaling down principle）：在MOS器件内部恒定电场的前提下，器件的横向尺寸、纵向尺寸、电源电压都按照相同的比例因子k缩小，从而使得电路集成度k2倍提高，速度k倍提高，功耗k2倍缩小。

MOS管阻抗不变，但连线电阻和线电流密度都呈k倍增长。

（阈值电压不能缩得太小，电源电压要保持长期稳定）（总结：尺寸、电源电压变为1/k，集成度变为k^2.速度变为k倍。

（掺杂浓度变为k倍）Device miniaturization by “ Scaling‐down Principle”− Device geometry‐L g, W g, t ox, x j ⋅ 1/k− Power supply‐V dd ⋅1/k− Substrate doping‐N ⋅ k®Device speed ⋅ k® Chip density ⋅ k24. 什么是ITRS ?（重要）International Technology Roadmap for Semiconductors国际半导体技术发展蓝图技术节点：DRAM半间距Technology node = DRAM half pitch5. 芯片制造的主要材料和技术是什么？（一般）Si材料：大直径和低缺陷的单晶硅生长、吸杂工艺、薄膜的外延生长、SiGe/Si异质结、SOI 介质薄膜材料和工艺：热氧化、超薄高K栅氧化薄膜生长、互连的低K介质；高分辨率光刻：电子束掩膜版、光学光刻（电子束曝光EBL）、匹配光刻。

1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。

2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维持熔融液初始掺杂浓度不变。

3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑硅：p型掺杂材料是硼，n型是磷。

4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从晶片一端到另一端厚度差异）、晶片弯曲度（晶片中心到晶片边缘的弯曲程度）。

5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化工艺）、线缺陷或位错（刃型位错和螺位错，金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷（杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）。

6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。

7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。

8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展，非晶体结构完全不是周期性结构。

9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。

在1000℃和1个大气压下，干氧的浓度C0是5.2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。

10、当表面反应时限制生长速率的主要因素时，氧化层厚度随时间呈线性变化X=B(t+)/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时，氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+)抛物线区（干氧氧化激活能是1.24Ev,湿氧氧化是0.71eV）。

11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关；抛物线速率常数与晶体取向无关，因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。

半导体制造工艺期末考试重点复习资料1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。

2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维持熔融液初始掺杂浓度不变。

3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑硅：p型掺杂材料是硼，n型是磷。

4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从晶片一端到另一端厚度差异）、晶片弯曲度（晶片中心到晶片边缘的弯曲程度）。

5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化工艺）、线缺陷或位错（刃型位错和螺位错，金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷（杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）。

6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。

7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。

8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展，非晶体结构完全不是周期性结构。

9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。

在1000℃和1个大气压下，干氧的浓度C0是5.2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。

10、当表面反应时限制生长速率的主要因素时，氧化层厚度随时间呈线性变化X=B(t+)/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时，氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+)抛物线区（干氧氧化激活能是1.24Ev,湿氧氧化是0.71eV）。

11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关；抛物线速率常数与晶体取向无关，因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。

一、光刻胶是一种有机化合物，它受紫外线曝光后在显影液中的溶解度发生显著变化。

光刻胶的目的1. 做硅片上的图形模版（从掩膜版转移到硅片上的图形）2. 在后续工艺中，保护下面的材料（例如刻蚀或离子注入）什么是光刻中常见的驻波效应？如何解决？在光刻胶的曝光区域内出现相长相消的条纹。

光刻胶在显影后，在侧壁会产生波浪状的不平整的现象叫驻波效应解决：应用抗反射涂层(ARC)可以完全消除驻波图形。

典型的光刻工艺主要有哪几步？简述各步骤的作用。

气相成底膜—涂胶→前烘→对准与曝光→曝光后烘烤→显影→坚膜→显影检查目的：增强硅片和光刻胶的粘附性。

③软烘(Soft bake)：目的是去除光刻胶中的溶剂。

软烘提高了粘附性，提升了光刻胶的均匀性，在刻蚀中得到了更好的线宽控制。

④对准和曝光(Alignment and exposure)：掩膜版与涂胶后硅片上的正确位置对准。

一旦对准，将掩膜版和硅片曝光，把掩膜版图形转移到涂胶的硅片上。

对准和曝光的重要质量指标是线宽分辨率、套准精度、颗粒和缺陷。

⑤曝光后烘培（PEB)：作用：① 减少驻波效应；② 激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团使之能溶解于显影。

⑥显影(Develop)：① 显影液溶剂溶解掉光刻胶中软化部分；② 从掩膜版转移图形到光刻胶上⑦坚膜烘培(Hard bake)：作用：①完全蒸发掉光刻胶里面的溶剂； ②提高光刻胶在离子注入或刻蚀中保护下表面的能力； ③进一步增强光刻胶与硅片表面之间的黏附性； ④减少驻波效应⑧显影检查(Develop inspect)：显影后检查来确定光刻胶图形的质量。

检查的目的：找出光刻胶有质量问题的硅片，描述光刻胶工艺性能以满足规范要求。

二、刻蚀是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程。

刻蚀的基本目标是在涂胶的硅片上正确地复制掩膜图形.刻蚀通常分为介质刻蚀、硅刻蚀和金属刻蚀。

干法刻蚀和湿法刻蚀干法刻蚀是把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应，从而去掉曝露的表面材料。

半导体复习资料整理1.电⼦和空⽳也可以通过杂质电离⽅式产⽣，当电⼦从施主能级跃迁到导带时产⽣导带电⼦；当电⼦从价带激发到受主能级时产⽣价带空⽳等。

与此同时，还存在着相反的过程，即电⼦也可以从⾼能量的量⼦态跃迁到低能量的量⼦态，并向晶格放出⼀定能量，从⽽使导带中的电⼦和价带中的空⽳不断减少，这⼀过程称为载流⼦的复合。

n型Si 中的杂质离化区2.掺杂浓度和温度对载流⼦浓度和费⽶能级的影响:掺有某种杂质的半导体的载流⼦浓度和费⽶能级由温度和杂质浓度所决定。

对于杂质浓度⼀定的半导体，随着温度的升⾼，载流⼦则是从以杂质电离为主要来源过渡到以本征激发为主要来源的过程，相应地，费⽶能级则从位于杂质能级附近逐渐移近禁带中线处。

譬如n型半导体，在低温弱电离区时，导带中的电⼦是从施主杂质电离产⽣的；随着温度升⾼，导带中的电⼦浓度也增加，⽽费⽶能级则从施主能级以上往下降到施主能级以下；当下降到以下若⼲时，施主杂质全部电离，导带中的电⼦浓度等于施主浓度，处于饱和区；再升⾼温度，杂质电离已经不能增加电⼦数，但本征激发产⽣的电⼦迅速增加着，半导体进⼊过渡区，这时导带中的电⼦由数量级相近的本征激发部分和杂质电离部分组成，⽽费⽶能级则继续下降；当温度再升⾼时，本征激发成为载流⼦的主要来源，载流⼦浓度急剧上升，⽽费⽶能级下降到禁带中线处这时就是典型的本征激发。

对于p型半导体，作相似的讨论，在受主浓度⼀定时，随着温度升⾼，费⽶能级从在受主能级以下逐渐上升到禁带中线处，⽽载流⼦则从以受主电离为主要来源转化到以本征激发为主要来源当温度⼀定时，费⽶能级的位置由杂质浓度所决定，例如n型半导体，随着施主浓度的增加，费⽶能级从禁带中线逐渐移向导带底⽅向。

对于p型半导体，随着受主浓度的增加费⽶能级从禁带中线逐渐移向价带顶附近。

这说明，在杂质半导体中，费⽶能级的位置不但反映了半导体导电类型，⽽且还反映了半导体的掺杂⽔平。

对于n型半导体，费⽶能级位于禁带中线以上，越⼤，费⽶能级位置越⾼。