锁相环的基本原理和应用讲解

6
123
2020/9/30
如果VCO 的频率在开始时低于输入参 考频率，相应比较器的输出偏正。此正输 出电压经滤波后加至VCO，强制VCO 的 频率增加，直至 VCO的频率和相应与输 人参考信号的频率与相应精确相同为止。
7
123
2020/9/30
如果VCO的频率增加到高于输入参考频 率，则发生与上述相反的过程。相应比较 器的输出减少，使VCO 的频率降低，以 锁定到与输入参考相同的频率上。
第5章 锁相环的原理和应用
1
123
2020/9/30
本章内容简介
本章介绍锁相环电路的组成、基本工作原理。 讨论锁相环（PLL）电路的各种实际应用和电路。
锁相环将压控振荡器输出的频率和相位 “锁
定”到输入参考源的频率和相位上。这种电子伺 服环路无需线圈或电感，即可进行选频调谐和滤 波，这正是微型固态电路所希望的。
Fmin = 1 / R2( C1+32pf )
17
123
2020/9/30
键控移频 ( FSK )
VCC
R1
VCO VCC
9
4 Fo
5 00 K
8
(SET FREQ)
5
6 7 11
C1
R2
0 .1 U
1 00 K
U1
U2
NOT
R3 NOT
POT2
123
C2
CAP
fig2 FSK
18 2020/9/30
C2 5 10 0 p
123
OPAMP
10 Uo
Rl 1 0k
fig 2 F -- V
Titl e
Size
N
A4 21
20DF2ialte0e::/9/30
15 E:
4. PLL锁相环电路分析
4.1 4046比较器I和II的特点
比较器I的特点是：两个输入信号的电平状态相 异时( 一个是高电平，一个是低电平)，输山信号 Ｖ为高电平：反之为低电平。当两个输入信号的
VCC
W
VCO VCC
9
4 Fo
基本振荡器条件 VCOin = VDD ：
5 00 K
8
(SET FREQ)
5
6 7 11
12
C1
R1 R2
0 .1 U
1 00 K
R ES2
Fmax= 1 / R1( C1+32pf ) R1 ( 10k -- 1M ) VCOin = VSS：
fig 1 V--C
123
可编程计数器 图3
13 2020/9/30
象频率倍乘电路那样，在反馈环中有一个计数 器插接在VCO的输出端和相位比较器的输人端之 间。但此电路是外部可编程的，所以，它具有 100X至 1000 X之间的任何整数分频比。
由于此电路具有这一特点，故能产生或合成在 100kHZ至 1MHZ之间的稳定、精确频率，步距为 1kHZ。在图3中的VCO电路至少应具有10至1的频 率延伸范围，以复盖所需的频段。此外，频率步 距对应于1kHZ的外接输入频率。
9
123
2020/9/30
3.锁相环的应用 3.1 频率倍乘
基本的PLL据图示于图1，输出信号频率 锁定于输入频率的平均值，因此，输入频
率与输出频率相同。而图2所示电路为又 一种锁相环，其输出频率精确等于输入频
率的十倍。因此，电路的作用又如频率倍
乘器。
10
123
2020/9/30
fr 相位比较器
12
123
2020/9/30
3.2 频率合成
PLL电路还可以用做精确的可编程频率合成器 ( 见图3) 相位比较器的参考输入频率fr是频率精确 固定的1kHZ信号，此信号是由1MHZ晶体振荡器 的输出被除1000计数器分频得到的。
计数器 1000
fr 相位比较器
误差
fo
低通滤波器
压控振荡器
振荡器 1 MHZ
误差
fo
低通滤波器
线性压控振荡器
计数器 10
图2
在图2的框图中，一个“计数器10”除十分频器 插接在反馈环的VCO输出端和相应比较器的输入 端之间。因此，相应比较器锁定在除十计数器的 输出频率上，而不是 VCO的输出频率上。
11
123
2020/9/30
这样，锁定条件就变为VCO的频率(fo)必须是输 入参考信号频率(fr)的十倍，而电路的作用．就是 倍频系数为10的频率倍乘器。电路也可以倍乘任 何数，不只是乘以十，只要在PLL反馈环中插入 具有相应分频比的计数器即可。
OPAMP
1 0 Uo
Rl 1 0k
fig 1 FM -- V
20
123
2020/9/30
频率 – 电压转换 ( F – V )
Phase Compartor II
Fin
C1 14
CAP
13 R4 1 00 k
C1
.0 1 u
6
7
9 VCO
4
R5
8 5 11
12
1 0k
R1 R2
4 .7 M
5 0K
3.3.2 调频信号( FM )的解调
载频 = 10kHz 调制信号 = 400 Hz ( 音频 ) 解调输出 Pin10
19
123
2020/9/30
解调
1
2
3
4
FM
C 14
CAP
Phase Compartor I
2 R?
3
1 00 k
C1
1 00 0 p
6
7
9
C 0 .1 u
VCO
85
4
R1 1 00 K
8
123
2020/9/30
低通滤波器将相位检波器的输出滤波后 转换成平滑的直流控制电压，是锁相环电 路的重要组成部分。由于滤波器有一定的 时间常数，所以PLL的锁定不是瞬时的， 因而VCO的输出频率锁定在参考电压fo的 平均值上，而不是锁定到即时值。这一特 性利于将带噪声的输入参考频率形成纯净 的输出频率。
14
123
2020/9/30
3.3 CD4046 及其应用
4046 PLL锁相环电路: 一个小功率线性压控振荡器（VCO） 一个源极跟随器 一个齐纳二极管 二个相位比较器 4046 PLL锁相环电路组成框图如下：
15
123
2020/9/30
CD4046.pdf
16
123
2020/9/30
3.3.1 VCO的应用
2
123
2020/9/30
锁相环的应用
其应用包括：倍频、频率合成、FM解 调器、和音频解码等。
3
123
2020/9/30
1.锁相环的组成
图1是基本锁相环电路的框图。PLL是由
相位比较器（有时称为相位检波器）、低
通滤波器（LPF）和线性压控振荡器
（VCO）三部分组成。
fr
误差
fo
相位比较器
低通滤波器
线性压控振荡器
反馈
123
图1
4 2020/9/30
2.锁相环的原理
相位比较器将来自压控振荡的输出频率fo 并将 其与外加参考频率fr作比较，产生一个与相位差 对应的误差电压输出至低通滤波器。
5
123
来自百度文库
2020/9/30
误差电压经LPF滤波后馈入VCO 的控制 输入端，这样就可使fo和fr之间的任何频 率差减少相位差逐步恒定。这时，环路就 称为被锁定了,即锁定状态。