基于Multisim10的4路抢答器——《硬件实训》实验报告
班级：
组员：
指导老师：
时间：
目录
1.设计题目 (1)
2.课程设计目的 (1)
3.设计内容和要求 (1)
4.基本设计原理 (1)
5.总体设计框图 (3)
6.单元电路设计方案和原理说明................................................................ 错误！未定义书签。
3.1抢答电路 (4)
3.2 发光二极管显示电路 (4)
3.3 主持人控制开关电路 (5)
3.4 控制电路和秒脉冲产生电路 (5)
3.5 定时、译码、显示电路 (6)
3.6 完整电路图 (6)
7.元件清单 (7)
4.电路仿真 (10)
9.心得体会 (10)
10.参考文献 (10)
一、设计题目
四路智力竞赛抢答器
二、课程设计目的
1、培养数字电路的设计能力。
2、掌握抢答器电脑设计方法。
三、设计内容和要求
3.1 设计内容
⒈设计一个智力竞赛抢答器，可同时供4名选手或4个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7、4，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。
⒉给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
⒊抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，相应选手的灯亮。封锁输入电路，禁止其他选手抢答。优先抢答选手的信号灯一直亮到主持人将系统清零为止。
4.用中小规模集成电路组成智力竞赛抢答器电路，画出各单元电路图和总体逻辑框图，正确描述各单元功能，合理选用电路器件，画出完整的电路设计图以及写出设计总结报告。
3.2 设计要求
⒈抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。
⒉参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，相应选手的灯亮，显示器上显示抢答时刻的时间，并保持到主持人将系统清零为止。
⒊如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答。
四、基本设计原理
4路智力竞赛抢答器，当有人按下按钮后，代表他这一组的发光二极管就亮了，同时，别组成员按下按钮时，则不会使自己这一组的灯亮。要想实现这个目的，我们可以用锁存器或者触发器来实现，因为它们都能存储一位二进制数字。主持人有一个开始键，当这个键按下时，才会使抢答器正常工作；当这个键弹起时，无论4个选手如何按按钮，他们各自所对的发光二极管都不会亮。这个开关我们可以用芯片上的清零端或者使能端来实现。当然，既然是抢答器，就会有时间限制，我们需要一个倒计时器，并且需要将时间显示，我们可以用相关的芯片实现这一功能，具体设计在下面的设计中会有详细的叙述。每次抢答完后，主持人都会将时间重新置数，这一功能也可以通过芯片上的相应端口来实现。五、总体设计框图
它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能使代表该选手的发光二极管发光，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时抢答的功能以及将时间显示出来。
六、单元电路设计方案和原理说明
智力抢答器包括抢答电路，发光二极管显示电路，主持人控制开关电路，控制电路，秒脉冲产生电路，定时、译码、显示电路。下面对各部分进行详细叙述。
6.1抢答电路
抢答电路的功能有两个：1、能分辨出选手按按钮的先后，并锁存优先抢答者的编号，供显示电路使用；2、使其他选手的按钮操作无效。抢答电路包括集成D触发器74LS374和4个开关。374为具有三态输出的四 D 边沿触发器，且是上跳沿触发的。当一个脉冲的上升沿到来时，输出Q端的值为相应D端的值。OC端为使能端，低电平有效，当OC接高电平时，处于高阻状态，OC端接低电平时，芯片能够正常工作。4个D端接4个开关，开关另一端接高电平。CLK端接脉冲信号。下图即是抢答电路电路图。
图为抢答电路
6.2 发光二极管显示电路
发光二极管显示电路是由4个发光二极管组成，由于在仿真时要观察灯的亮与熄灭，所以用灯来代替一下。4个灯的一端分别接在74LS374的4个Q端，另一端分别接地。当Q端输出为高电平时，灯就会被点亮，否则就会熄灭。下图即为发光二极管显示电路。
图为发光二极管显示电路
6.3 主持人控制开关电路
主持人控制开关有很多作用，当这个开关弹起时，74LS374将不工作，并且可以控制译码显示电路的清零和置数功能。我们先来介绍一下计数器74LS192的功能。下图为74LS192功能表。
从以上两个图可知，CR端为清零端，当CR端为高电平时，输出为低电平；CR端为低电平时，芯片可以进行别的功能。在CR端为低电平的情况下，LD端为低电平时，输出为4个D端上的值，这就是我们所说的置数功能。在CR为低电平，LD为高电平的情况下，CPU接脉冲信号，CPD接高电平，此时芯片处于加计数状态；CPU接高电平，CPD接脉冲信号，此时芯片处于减计数状态；CPU和CPD均接高电平，芯片处于保持的状态。基于对74LS192的了解，我们可以将清零端和置数端作为主持人控制开关电路的一部分。我们将CR端和LD端分别接两个单刀双掷开关，开关一端接高电平，一端接低电平。下图即为主持人控制开关电路。
6.4 控制电路、报警电路和秒脉冲产生电路
控制电路是由4个或门组成的。74LS374的4个输出端分别接在4个两输入或门的输入端上，每两组的输出有分别接在另一个或门的输出端，最后输出端和脉冲信号接在一个或门的输入端，输出端接在74LS374的脉冲输入端和74LS192的CPD端。当有一人按下了抢答开关后，所对应的Q端输出为高电平，经过几个或门后，最后输入74LS374和74LS192
