以太网知识讲座()——物理层器件
以太网知识讲座（3）——物理层器件
2010-05-2513:24
（天津光电通信产业集团恒光科技有限公司；天津300211）
摘要：系统地介绍了以太网的基本要领介质接入控制和物理层标准规范，以太网信号的帧结构、网络硬件设备、网络组成及主要性能，以及以太网信号在PDH、SDH/SONET中的传输等等。
由于以太网中的各种设备必需通物理层接口器件才能与网络传输介质相连，因此本部分主要介绍物理层器件。
关键词：以太网；物理层；接口
1物理层器件
物理层器件（PHY:Physical Layer Interface Devices）是将各网元连接到物理介质上的关键部件。
负责完成互连参考模型（OSI）第I层中的功能，即为链路层实体之间进行bit传输提供物理连接所需的机械、电气、光电转换和规程手段。
其功能包括建立、维护和拆除物理电路，实现物理层比特(bit)流的透明传输等。
通常物理层的功能均被集成在一个芯片之中，但有的芯片也将部分链路层的功能集成进来，如物理介质接入控制（MAC:Media Access Con-brol）子层的功能等。
其MAC/Repeater接口在10Mbit/s、100Mbit/s两种速率下有10/100MII、100M符号、10M串行和链路脉冲几种模式。
1.1PHY的结构
如图1所示，物理层包括四个功能层和两上层接口。
两个层接口为物理介质无关层接口（MII）和物理介质相关层接口（MDI），在MII的上层是逻辑数据链路层（DLL），而MDI的下层则直接与传输介质相连。
以下对四个功能层和两个层接口分别进行介绍。
1.2MII
MII满足ISO/IEC8802-3和IEEE802.3标准的要求，支持以太网数据传输的速率为10Mbit/s，100Mbit/s、1000Mbit/s和10Gbit/s，有对应的运行时钟。
MII接口主要由与链路层之间的端口（MAC-PHY）和与站管理实体（STA:Station Management Entity）之间的端口（STA-PHY）两部分组成。
1.2.1MAC-PHY端口
这是MAC与PHY器件之间的接口，包括同步收发接口和介质状态控制接口。
在介质状态控制接口中有载波读出信号（CRS:Carrier Sense Signal）和碰撞检测信号（COL:Collision Detection Signal）等。
1.2.2STA-PHY端口
STA-PHY作为MII接口的一部分，用于在STA和PHY器件之间交换有关控制、状态和配置方面的信息。
为此，ISO/IEC、IEEE规范了这个双线串行管理接口的相关协议及管理信息帧的结构和
管理寄存器的标准。
（1）管理寄存器
按标准，管理寄存器集（Management Registerset）包括强制性“基本控制”寄存器（Mandatory
“Basic Control”Registers）、状态寄存器（Status Re-gisters）和专用扩展寄存器ICS（Specifie Extended Registers）几部分。
（2）管理信号帧结构
管理接口是一个双向串行接口，用于交换PHY与STA之间的
配置、控制和状态数据，利用定义的寄存器集实现PHY和STA的数据
交换。
STA可以启动所有的处理功能。
ISO/IEC、IEEE对串行管理数据流定义了相关管理帧结构
和协议（管理信号帧的结构已在第一讲中讨论）。
1.3物理编码子层
物理编码子层（PCS）有两个对外接口，一是与MII的接口，二是与物理介质连接子层（PMA：Physical Medium Attachment Sublayer）的接口。
PCS子层遵循ISO/IEC8802.3和IEEE 802.3标准，功能包括对信号的编译码、收发处理、管理和控制等。
这里可用100Base-TX速
率来讨论PCS子层要完成的功能。
1.3.1PCS在100Mbit/s与10Mbit/s下的工作模式
一般称10Base-T为以太网，10Base-TX为快速以太网，两者信号的速率，执行的协议以及
采用的传输介质均有所不同。
PCS子层对于10Base-TX信号进行4B/5B编译码、扰码
（Serambled）和MLT-3编码，将信号交换为62.5MHz的三元数据，然后通过隔离变压器送
入5类双绞线电缆或者比5类双绞线电缆更好地电缆线路中传输。
对于10Base-T信号则需进
行曼乇斯特（Manchester）编译码和相关的处理。
对10Base-TX信号和10Base-T信号处
理的功能比较如表1所示。
1.3.2PCS发送子层
这里讨论10Mbit/s和100Mbit/s两种情况。
PCS发送子层的功能是编码、碰撞检测与并/串变换等。
（1）100Mbit/s PCS发送子层
PCS发送10Base-TX的数据需要进行4B/5B编码，即是将4bit数据组成的奈培（nib）变换成由5bit数据组成的码字。
4B/5B编码的目的就是将数据包的起始符、帧结束、空载与控制功能等符号都编成码组进行传输。
将4B码的nib映射入5B码字的过程是按IEEE802.3标准规范进行的。
每个MAC/Repeater帧的前16nib(16×4=64bit)表示帧前序（Frame Preamble）。
PCS将前二个nb用数据流起始标帜符/J/K/代替，并在帧结束时加入数据流结束标帜符/T/R/，用于
表示包的结束(ESD:End-of-Stream Delimiter)。
4B/5B编码器同样在包之间充满间隔空信号（Idle Period）。
用间隔空（Idle）符号实现数据流的连续性。
表2即是4B/5B编码表。
编码后的符号送入后面的扰码器。
PCS发送的子层4B/5B编码，有32种5bit的编码组合，其中16种5bit组合用于表示原16捉nib(4bit)的组合；另16种5bit组合，IEEE标准定义了6种用于控制使用的组合，还有10
种认为非法的组合。
IEEE定义的6种控制码组是：
a./H/表示一个发送差错；
b./I/表示一个IDLE空载；
c.两个码组表示数据流启始标帧符（SSD）；
d./J/和/K/；
e.两个码组表示数据流结束标帜符（ESD）；
f./T/和/R/；
（2）10Mbit/s的PCS发送子层
按ISO/IEC、IEEE标准的要求，10Mbit/s的PCS发送子层采用Manchester编码，即利用数据与时钟相“异或”，使数据每bit的前一半
取数据的补码，后一半取数据的原码，从而保证跃变沿总是发生在每bit的中央处。
Manchester编码器在数据包结束后加入一个起始空脉冲（SOI:Start of Idle Pulse）。
在编码过程中与包之间的间隔则不进行编码，由链路脉冲填充。
Manchester编码过程的时间关系如图2所示。
从MAC/Repeater接口来的4bit的nib流或串行bit流，利用Manchester编码进行编码。
编码的逻辑是：
a.二进制NRZ数据“1”
当码元（bit）周期前半周期时取负值；
当码元（bit）周期后半周期时取正值。
b.二进制NRZ数据“0”
当码元（bit）周期前半周期时取正值；
当码元（bit）周期后半周期时取负值。
使用Manchester编码的优点，一是每个bit周期可有一编码时钟；二是不必考虑数据本身是“0”还是“1”，增加了数据的跃变沿。
但它的缺点是编码后的数据率增加了一倍。
PCS子层还可完成碰撞检测，即在数据传输和接收同时发生时，需按标准规范和根据工作模式进行处理。
在半双工工作模式下，发生碰撞时产生检测信号（COL:Collision Detection Signal），而在全双工工作模式下，不产生COL。
1.3.3PCS接收子层
（1）PCS接收子层的功能
PCS接收子层主要完成以下功能：
a.串/并变换；
b.载波检测；
c.4B/5B或Manchester译码；
d.码组成帧。
即PCS接收子层状态机连续接收从PMA来的数据，将其由串行变换为并行，以及成帧和译码，之后送到MAC/Pepeater接口。
接收状态机则在接收和数据状态判断之间进行转换并连续这个过程，直到发生下述情况之一时为止：
数据流结束标帜符（ESD，即/T/R/符号）；
有差错发生；
过早结束（空号）。
依据ESD，接收状态机返回到Idle状态时，ESD并没有被送入MAC/Pepeater接口，因此检测出的差错将迫使接收状态机宣告接收错，并等待后面符号。
若接收状态机检出“过早结束信号（Prematureend）”，同样也要宣告接收错，而返回Idle状态。
（2）100Mbit/s的PCS接收子层4B/5B译码器4B/5B编码，因此在收端必须利用4B/5B译码器进行译码，即将5B码组映射成4B码。
4B/5B译码器的输入严自解扰器（Descrambler）。
按表3所示，将5bit码组变换为4bit的nib。
4B/5B译码器应首先将SSD帧符（/J/K/符号）拆除并用两个4B数据“5”nb(/5/符号)来代替，对ESD帧符（/T/R/符号）也需被拆除并用两个4B数据“0”nib（/I/符号）代替。
（3）10Mbit/s PCS接收子层Manchester译码
Manchester译码器将从双绞线对接收到的Manchester编码信号变换为原NRZ信号，并将空载开始脉冲（SOI:Start of Idle）拆除。
在发送端，NRZ数据S被Manchester编剧骊，即MS=S ⊕C（C为时钟<Clock>）。
在收端，MS数据重新被译码为S，即图3、图4即为ML2653型10Base-T物理接口芯片发收Manchester信号编译码的一时图。
PCS子层提供CRS载波检测信号（Carrier Sense Signal）和碰撞检出信号（Collision Detection Signal），用这两个控制信号实现对MII接口的控制与管理。
1.4PMA子层
PMA与PCS及PMD子层相连，因此必须有两个接口；一个是到上边PCS子层的接口，另一个是到下边PMD子层的接口。
PMA子层主要功能是：
（1）链路监测（Link Monitoring）；
（2）载波检测（Carrier Dete-cting）；
（3）MRZI编/译码（NRZI En-coding/Decoding）；
（4）发送时钟合成（Transmit Clock Synthesis）；
（5）接收时钟恢复（Receive Clock Recovery）。
1.4.1PMA发送子层
PMA发送子层（PMA Transmit Sublayer）从PCS子层接收串行比特流并且将其变换为NRZI 格式（10Mbit/s不用），然后将其送入物理介质相关子层（PMD）。
PMA使用数字锁相环（PLL）合成技术，从时钟标准接口得到需要发送的时钟脉冲，并根据标准时钟接口的安排，得到不同的发送时钟值。
在PMA发送子层需进行NRZI（Non Return to Zero Invertel）编码，这是一种两电平的单极性（O和V）编码。
用两电平之间的跃变表示数据“1”，无跃变表示“0”。
在这里NRZI编码为
将数据变换成MLT-3编码作了准备。
具体实例如图5所示。
1.4.2PMA接收子层
PMA接收子层主要完成下面两个功能：
（1）NRZI译码（NRZI Dcoding）（10Mbit/s不用）
即将从PMD子层接收的串行bit流进行NRZI译码，并将其变换成单极性的二进进PCS子层。
（2）接收时钟恢复（Receive Clo-ck Recovery）
将接收时钟恢复是由PLL完成的，此PLL锁定于从PMD子层接收据串行数据流上。
PLL自动同步于串行数据流并从中提取时钟，最后将恢复时钟和NRZI译码后的数据流送到PCS子层。
当PMA接收子层没有检出任何接收信号时，PMA利用发送时钟作为PLL的参考标准时钟。
在100Base-TX信号情况下，恢复出25MHz的时钟。
而在10Base-T信号时时钟信号则是2.5MHz。
PMA接收子层的链路监视功能（Link Moni-toring Function）可以来监视接收时钟PLL。
若接收时钟PLL没有捕获锁定的串行数据流，则产生一个差错信号。
在一般情况下，PMA链路监视功能块连续统计与其连接的链路状态。
若没有检出接收信号或者PLL误帧，则宣告接收通道差错。
1.5PMD子层
这里主要介绍100Base-TX速率下的双绞线对物理介质相新天地子层（TP-PMD：Twisted-Pair Physical Media Dependent）。
按照ISO/IEC IEEE的标准，100Base-TX TP-PMD具有数据流扰码/解忧和三电平、多跃变沿MLT-3编译码功能及对接收信号进行直流恢复和自血压计匀衡。
1.5.1数据流的
扰码器/解扰器
通常，数字传输系统的鲁棒性（Robustness）依赖于数字信号源的统计特性。
例如，接收时钟是从接收数据提取得来的，长串“0”和“1”可能引起同步的丢失。
为了使定时恢复电路处于同步状态，数据信号必须包含足够的跃变沿。
IEEE802.3u协议允许出现一些重复的数据图形，这些重复的图形在线路信号的功率频谱密度分
布中出现能量峰值，其不连续的频谱分量是有害的，必须将其抑制掉。
利用扰码（Scrambling）技术扩展这些图形从而抑制掉这些不连续峰值分量达20dB～25Db。
这是因为在一定周期时间内信号数据的随机性使得数据信号有均匀功率输出。
这样，峰值能量被消除，从而改善了发送性能。
在发端TP-PMD子层对4B/5B编码信号进行扰码。
扰码器（Scrambler）将普通的NRZ bit 流利用键控、模2加的方法产生一个被扰码的数据流。
其工作过程是：一个11bit的线性反馈移位寄存器（LFSR:Linear Feedback Shift Register）的输入是第11bit和第9bit的模2加（Exclusive-OR），移位寄存器中至少包含有一个非零bit，基们生的伪随机序列可以与需要扰码的信号相加，最后得到已扰码的信号（10Mbit/s不用扰码）。
解扰器（Descrambler）的作用是将被扰码的数据进行解扰，恢复成原NRZI数据信号。
在数据解扰前，应首先实现解扰器同步，一旦建立了解扰器同步，在给定的期间内，只要检出足够扰码空载图形“1”的个数，即在1ms时间内至少应检出25个连续解扰空信号“1”，就能保持同步状态。
若在1ms时间内没有检出25个连续解扰空信号“1”，则解扰将失步，而需要重新建立同步过程。
1.5.2100Base-TX MLT-3编码器/译码器
MLT-3线路编码（MLT-3Line Code）用于使用电缆介质的快速以太网。
MLT-3是一种三电平双极性编码（+V、0和-V），用两电平之间的跃变沿来表示“1”，而无跃变沿表示“0”。
这里，MLT-3的最高基频是NRZI的一半。
使用MLT-3编码可使高频频谱能量移向低于30MHz 的边缘区。
与NRZI比较，而MLT-3编码90%以上的频谱能量在40MHz以下，而NRZI则在70MHz以下。
这样，在相同数据率下，不要求有更高带宽的传输介质。
MLT-3编码器将从扰码器来的NRZI扰码信号（NRZ）变换为三电表产MLT-3编码信号；MLT-3译码器则作反变换恢复原NRZI扰码信号。
在这里从中提取了时钟，并利用此时钟进行译码。
1.5.3直流恢复（DC Restoration）
在100Base-TX数据流的扰码和MLT-3的编码中，可能存在一定长度的连“0”或连“1”序列，使得数据流中产生直流分量，变压器的隔直也会引起信号“基线”的漂移，即“基线”信号从其正常额定直流值移动或漂移，而不利于接收机对于噪声的
抑制特性，因此需要恢复信号原直流分量。
1.5.4自适应均衡器（Adaptive Equalizer）
当数据在电缆中传输时，由于色散特性，将会导致信号失真和码间干扰（ISI:Inter Symbol Interference），因此在接收机中必需采取措施将进来的失真和码间干扰信号恢复成原信号。
由于在多数情况下，双绞线对（TP）端口的特性是未知的，并且每个端口要求均衡的特性也不相同，因此，在TP-PMD标准中，提出了使用自适应均衡器恢复原信号的要求，以保证对拉媚信号进行适当的补偿。
自动均衡的方法之一是监视接收信号的能量，用以确定传输介质的长度，并据此调整均衡器的性能。
因为，接收信号的幅度与传输的缆长是成正比的，所以若信号电平降低，则会增加均衡的总量，而便于补偿信号在线路中的损失。
1.5.5双绞线对发射机
一般的双绞线对发射机（Twisted-Pair Trans-milter）由MLT-3编码器、波形发生器以及传输介质线路驱动器所组成。
波形发生器接受MLT-3编码波形，并使用一个电流源交换阵列来控制输出信号上升/下降沿的时间和信号的幅度电平。
为了平滑此电流型信号输出和除去高频分
量，需通过一个低通滤波器，使发送的输出波形满足有关脉冲样板的标准。
电流驱动型差动驱动器将平滑后符合要求的波形变换为可以驱动10m、100Ω的5类非屏蔽双绞线电缆或100m、150Ω屏蔽双绞线电缆的电流输出。
最后与传输介质的接口是一个隔离变压器。
1.5.6双绞线对接收机
一般双绞骊对接收机被制作成通用模块，通过一个隔离变压器与传输介质连接。
从双绞线对（TP）输入的信号首先进入自适应均衡器，在这里对于缆的低通特性进行补偿，接着进行“基线漂移校正电路”恢复由变压器隔去的波形直流分量。
比较器将均衡后的信号变换回原数字电平供“镇噪电路（Squelch Circutit）”使用。
MLT-3译码器接收从比较器来的三电平MLT-3信号并且将其变换为常规数字数据，用来恢复时钟和数据。
其全过程如图6所示。
1.5.7自动极性校正与隔离变压器
一般的100Base-TX没有极性问题，但是自动协商（FLP）对于极性是比较灵敏的。
自动极性校正（Auto Polarity Correction）功能主要是应用于100Base-T工作方式，通常利用规范链路脉冲（NLP:Normal Link Pulses）检验信号极性，从而校正反向的信号极信。
ISO/IEC8802-3,IEEE802.3标准要求要通过隔离变压器（Isolation Transformer）与电缆传输介质连接。
而典型的磁性器件模块包含两个隔离变压器，一个用于双绞线对发射机，另一个用于接收机。
通过这两个隔离变压器与传输介质物理隔离和交流耦合。
1.6链路完整性算法
10Mbit/s和100Mbit/s
模式有不同的链路完整性算法（Link Integrity Algorithm）标准。
在IEEE802.3第14条款中规范了10Base-T链路完整性算法，使用的是所谓的规范链路脉冲（NLP:Normaal Link Pulses）。
当发送处于空载时，为了便于确定本地设备已经成功地建立起与远端设备相连的链路（称为链路通路状态），发送NLP必须满足在IEEE802.3第14条款规范的要求。
因为100Base-TX定义了一个独立的激活空信号，而不需要像10Base-T那样，定义一个半独NLP。
100Base-TX的空信号是：ILE=11…。
1.7自动协商子层
（1）功能
自动协商子层（AN:Auto-Negotiation Sublayer）通常有以下功能：
a.确定在链路段介质或缆连接的另一端设备所具有的能力；
b.宣布远端链路设备中上述能力；
c.与链路远端设备交换彼此表征技术能力的数据参数，并且与远端链路设备建立协议，自动选择共有的最高性能工作模式。
包括工作速率（10/100/1000Mbit/s）、传输介质和半/全双工模式。
自动协商功能是在建立链路两端设备中选择共有的高性能工作的模式，其算法和链咱完整性算法的区别在于：标准链路完整性算法仅用于建立来往远端设备的活动链路，而自动协商算法则是在选择两端共有的最高性能后，还要建立来往远端设备的激活链路。
（2）自动协商子层的启动
在以下事件之一发生时，需启动自动协商功能算法：
a.设备选通自动协商功能；
b.设备进入链路故障（Fail）状态；
c.自动协商复位。
在ISO/IEC8802-3标准的附录28B中，列出了各种技术的优先权顺序，如以下所示：
100Base-TX全双工（最高优先权）；
100Bae-T4；
100Base-TX半双工；
10Base-T全双工；
10Base-T半双工（最低优先权）。
一般地说，自动协商执行的过程要小于500ms，这与对端完成自动协商链路的能力地匀。
自动协商过程的监视器可以监视自动协商过程和链路是否建立。
1.8PHY器件小结
PHY物理层器件应满足CSMA/CD以太网ISO/IEC88-02-3、IEEE802.3的标准要求。
前面分别详细描述了MII接口、物理编码子层（P-CS）、物理介质连接子层（PMA）、物理介质相关子层（PMD）以及自动协商（Auto-Negotion）功能和原理。
现将各部分功能概括于表3之中，以进行比较。
[参考文献]
[1]Cisco Systems Inc.Cisco–Ether Channel White Paper Fast EtherChannel,1992.
[2]Cisco Systems Inc.Overview Cisco Fast Hub40010/100Series.2001.
[3]Cisco Systems Inc.Cisco-Technology Brief Fast Ethernet100-Mbps Solutions,1992.
[4]Cisco Systems Inc.Application note-Packet ov-er SONET/SDH,1992.
[5]National Semiconductor.DP83850C100Mbit/s TX/T4Reperater Interface Controller.1998.
[7]National Semiconductor.DP838568100Mbit/
s Reperater Information Base.1997.
[8]National Semiconductor.DP83840A100PHY.1998.
[9]National Semiconductor.DP83223100Base-X Transceiver.1997.
[10]National Semiconductor.DP83861VQM-3ENGig PHYTER10/100/1000Ethernet Physical Layer.2001.
[11]National Semiconductor.DP83846A DsPHYT-ER-Sigle Ethernet Transceiver.2001.
[12]Integrated Circuit Systems,Inc.ICS189210Base-T/100Base-TX Integrated PHY ceiver.2001.
[13]Agere Systems Inc.HDMP–3001Ethernet over SONET Mapper IC.2000.
[14]Agere Systems Inc.TADM042G5SONET/SDH155/622/2488Mbit/s Add/Drop
Data Interface.2001.
[15]Agere Systems Inc.Quad–Port Gigabit Ethernet over SONET/SDH.2001.
[16]IBM Corporation.8239Token Ring Stackable Hub.1999.
[17]SMSC Standard Mirosystems N-91C11110/100Non-PCI Ethernet Single Chip MAC+PHY.2001.
[18]Lunect Technologis Inc.Coding Scheme for Ethernet Standard Ics.2000.
[19]IEEE Standards(IEEE802.3)CSMA/CD ACC-ESS METHOD.2001-07-26.
[20]ITU-T Standards Temporary Document3203/Rev1TITLE.Drift New Recommendation X.86(X.eos)on Ethernet over LAPS.2000.
[21]10Gigabit Ethernet Alliance White Paper.10Gi-gabit Ethernet Technology Overiew.2001.
[22]ITU-T STDY GROUP7Temporary Document3151/Rev1TITLE.Ethernet Frame Over SDH/WDM.1999.
[23]王廷尧.并行扰码技术及其在光缆传输系统中的应用.现代有线传输.1997(1):12-19.
[24]王廷尧.ATM的扰码技术(I),ATM的扰码技术(II).天津通信技术.1997(4):12-17;1998(1):12-18.
[25]王廷尧.等.光通信设备基础.天津:天津科技出版社,1992.
[26]王廷尧,等.同步光通信基础.天津:天津科技出版社,1996.
[27]Liab B Quinn.Russell G.Fast Ethernet.John Wily&Sins Inc,1998.
[28]邝坚.龚向阳春,刘小梅译.快速以太网.北京:人民邮电出版社.1999.
[29]刘宴兵,李秉智,王涛.路由器体系结构及其演变趋.通讯世界,2002.。
