FPGA核心板

FPGA引脚 14 15 30 31 32 33 34 35 36 37 39 40 41 43 44
引脚描述 SRAM_A1 SRAM_A2 SRAM_A3 SRAM_A4 SRAM_CE SRAM_DATA0 SRAM_DATA1 SRAM_DATA2 SRAM_DATA3 SRAM_WE SRAM_A5 SRAM_A6 SRAM_A7 SRAM_A8 SRAM_A9
高等教育出版社 实验课程研发中心
QUARTUS Ⅱ 软件介绍
高等教育出版社 实验课程研发中心
Quartus II

Altera 的Quartus II提供了完整的多平台 设计环境，能满足各种特定设计的需要， 是单芯片可编程系统（SOPC）设计的 综合性环境和SOPC开发的基本设计工 具。
高等教育出版社 实验课程研发中心
高等教育出版社 实验课程研发中心
扩展接口说明

扩展接口J2
◦ J2为两用I/O接口，可直接用排线连接电子 设计竞赛实训平台上的按键和数码管模块， 也可作为普通的扩展IO口使用。 ◦ 输入输出方向控制：
FPGA引脚 SN74ALVC164245引脚 1 /OE 2 /OE 72 96 1DIR 2DIR 置位 L L 编程置位 编程置位
高等教育出版社 实验课程研发中心
EP2C5Q208C8N简介
支持Nios II
高等教育出版社 实验课程研发中心
接口说明

为了配合外围的5V器件，FPGA核心板的 所有扩展接口的引脚电平都由 SN74ALVC164245将3.3V转换成5V。
高等教育出版社 实验课程研发中心
SN74ALVC164245介绍
设计基本流程
创建工程 编辑设计文件 编译 仿真
下载
高等教育出版社 实验课程研发中心
创建工程
注意：路径中不要含有中文
高等教育出版社 实验课程研发中心
创建工程
高等教育出版社 实验课程研发中心
设计输入文件
高等教育出版社 实验课程研发中心
设计输入文件

顶层文件：Top-Level Entity
◦ 同一个工程中可以存在多个设计文件，只 能有一个顶层文件,顶层文件名必须和工程 名一致。
高等教育出版社 实验课程研发中心
其他资源

Flash来自百度文库
FPGA引脚
127 128 133 134 135 137 138 139 141 142 143 144 145 146 147
引脚描述
FLASH_A3 FLASH_A2 FLASH_A1 FLASH_A0 FLASH_DATA0 FLASH_DATA1 FLASH_DATA2 FLASH_DATA3 FLASH_DATA4 FLASH_DATA5 FLASH_DATA6 FLASH_DATA7 FLASH_CE FLASH_A10 FLASH_OE
高等教育出版社 实验课程研发中心
创建工程
高等教育出版社 实验课程研发中心
Quartus Ⅱ 编译
高等教育出版社 实验课程研发中心
Quartus Ⅱ 编译
高等教育出版社 实验课程研发中心
编译报告
高等教育出版社 实验课程研发中心
Quartus Ⅱ仿真

波形仿真
高等教育出版社 实验课程研发中心
Quartus Ⅱ仿真
高等教育出版社 实验课程研发中心
硬件资源







Altera Cyclon II EP2C5Q208C8N 2路供电电源：独立外接电源或实验平台供电 4Mbit（×8）Flash 512K×8 SRAM 5个按键 ５个LED 2个独立显示七段数码管 下载接口：1个JTAG下载接口，1个AS下载接口 3个扩展接口（5V） 晶振：50MHz
高等教育出版社 实验课程研发中心
接口J2定义
FPGA引脚 74 75 76 77 80 81 82 引脚描述 IO22 IO21 IO27 IO20 IO26 IO19 IO18 FPGA引脚 87 88 89 90 92 94 95 引脚描述 IO24 IO16 IO15 IO23 IO14 IO13 IO12

第三方仿真工具
高等教育出版社 实验课程研发中心
分配管脚

方法一：逐个分配 方法二：用Tcl文件进行分配
高等教育出版社 实验课程研发中心
用Tcl文件分配管脚
生成Tcl文件： Project → Generate Tcl File for Project

高等教育出版社 实验课程研发中心
用Tcl文件分配管脚
SN74ALVC164245是 16-bit 3.3V to 5V 电平转换芯片，为数据总线的异步 通信设计。该芯片分为两个独立的部 分:A和B，每8bit数据能够单独设置电 平转换方式，如右图所示： B部分为5V输出/入，A部分为3.3V 输出/入；
对于FPGA核心板来说：
•A部分与FPGA芯片引脚直接连接； •B部分与扩展接口引脚直接连接； •A → B 为输出； •B → A 为输入；
84
86
IO25
IO17
48
IO11
注意：J2接口IO11的数据方向由控制J3接口的SN74ALVC164245控制。
高等教育出版社 实验课程研发中心
扩展接口说明
扩展接口J3为普通I/O扩展接口。 输入输出方向控制：

FPGA引脚 SN74ALVC164245引脚 1 /OE 2 /OE 47 70 1DIR 2DIR 置位 L L 编程置位 编程置位
FPGA核心板介绍
高等教育出版社 实验课程研发中心 曾 璇
高等教育出版社 实验课程研发中心
Altera Cyclon II EP2C5
FPGA核心板
高等教育出版社 实验课程研发中心
FPGA核心板资源介绍
接口Ｊ１ ＬＣＤ接口
JTAG下载接口
按键和ＬＥＤ
AS下载接口
ＲＳ２３２
数码管
接口Ｊ３
接口Ｊ２ 按键和数码管模块接口

添加管脚锁定语句

Tools →Tcl Scripts →选中文件→Run
高等教育出版社 实验课程研发中心
管脚设置
注意：要将没有用到的管脚设为“三态输 入” Settings→ Dvice → Device and Pin Options → Unused Pins →As input tri-stated
H
X
Hi-Z
Hi-Z
隔离
注：芯片具体介绍参见说明书“FPGA核心板”部分
高等教育出版社 实验课程研发中心
SN74ALVC164245介绍

FPGA扩展接口的数据的方向，在编程 的时候，需要先将SN74ALVC164245的 /OE和DIR引脚编程置位，确定IO是输 入还是输出。
如下例所示：
高等教育出版社 实验课程研发中心

FPGA程序下载实验
高等教育出版社 实验课程研发中心
谢 谢！
高等教育出版社 实验课程研发中心
引脚描述 CLK_50M
RS232管脚连接关系如下表所述：
FPGA引脚 1 2 引脚描述 ALT_CF_ASD ALT_CF_NCS

LED灯管脚连接关系如下表所示：
FPGA引脚 117 118 119 引脚描述 LED4 LED3 LED2
120
LED1
高等教育出版社 实验课程研发中心
其他资源

高等教育出版社 实验课程研发中心
接口J3
FPGA引脚
56 57 58 59 60 61 63 64 67 68 69
引脚描述
IO10 IO9 IO8 IO7 IO6 IO5 IO4 IO3 IO2 IO1 IO0
高等教育出版社 实验课程研发中心
其他资源

说明书P 页
晶振：50MHz
FPGA引脚 23
高等教育出版社 实验课程研发中心
扩展接口J1
板上丝印
FPGA引脚 175 176 179 180 181 182 185 187 引脚描述 IO10 IO9 IO15 IO8 IO14 IO7 IO6 IO13 FPGA引脚 188 189 191 192 193 195 197 198 引脚描述 IO5 IO12 IO4 IO3 IO11 IO2 IO1 IO0
SRAM
FPGA引脚 201 203 205 206 207 208 3 4 5 6 8 10 11 12 13
引脚描述 SRAM_A18 SRAM_A17 SRAM_A16 SRAM_A15 SRAM_OE SRAM_DATA17 SRAM_DATA6 SRAM_DATA5 SRAM_DATA4 SRAM_A14 SRAM_A13 SRAM_A12 SRAM_A11 SRAM_A10 SRAM_A0

高等教育出版社 实验课程研发中心
Quartus Ⅱ下载
高等教育出版社 实验课程研发中心
设置下载电缆
选择 “Hardware Setup” 设置下载电缆，在弹出的对话框中选择 ByteBlaster II
高等教育出版社 实验课程研发中心
下载
选择 “Start” 下载
高等教育出版社 实验课程研发中心
高等教育出版社 实验课程研发中心
高等教育出版社 实验课程研发中心
扩展接口说明

扩展接口J1
◦ J1为两用I/O接口，可直接用排线连接电子 设计竞赛实训平台上的LCD显示模块，也 可作为普通的扩展IO口使用。 ◦ 引脚输入输出方向控制：
FPGA引脚 199 199 173 200 SN74ALVC164245引脚 1 /OE 2 /OE 1DIR 2DIR 置位 编程置位 编程置位 编程置位 编程置位
FPGA引脚
147 149 150 151 152 160 161 162 163 164 165 168 169 170 171
引脚描述
FLASH_OE FLASH_A4 FLASH_A5 FLASH_A6 FLASH_A7 FLASH_A12 FLASH_A15 FLASH_A16 FLASH_WE FLASH_A17 FLASH_A14 FLASH_A13 FLASH_A8 FLASH_A9 FLASH_A11
高等教育出版社 实验课程研发中心
SN74ALVC164245介绍

SN74ALVC164245的控制引脚为：1DIR、2DIR、1/OE 和2/OE ，
功能表如下表所示：
输入控制 /OE L DIR L A
输出电路 作用 B Hi-Z B→A 输入
Enabled
L
H
Hi-Z
Enabled
A→B 输出