下载文档原格式
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号，并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号，通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中，根据不同地址码，从RAM或者ROM中取出相应
的数据或指令。
除此之外，译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中，译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同，可以分为译码器、BCD译码器、灰码译
码器等。
其中，最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器，根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端，二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比，最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号，因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同，可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
组合逻辑电路实验报告实验目的：本实验旨在通过实际操作，加深对组合逻辑电路的理解，掌握组合逻辑电路的设计与实现方法，提高实际动手能力和解决问题的能力。
实验原理：组合逻辑电路是由多个逻辑门组成的电路，其输出仅取决于当前输入的状态，与前一状态或时间无关。
常见的组合逻辑电路包括加法器、减法器、译码器、编码器等。
在实验中，我们将重点研究加法器和译码器的设计与实现。
实验内容：1. 加法器的设计与实现。
首先，我们将学习并掌握半加器和全加器的设计原理，然后利用逻辑门实现半加器和全加器电路。
通过实际搭建电路并进行测试，我们将验证加法器的正确性和稳定性。
2. 译码器的设计与实现。
其次，我们将学习译码器的工作原理和应用场景，并利用逻辑门实现译码器电路。
通过实际操作，我们将验证译码器的功能和性能，并探讨其在数字系统中的应用。
实验步骤：1. 硬件搭建。
根据实验要求，准备所需的逻辑门芯片、连接线、示波器等硬件设备，按照电路图进行搭建。
2. 逻辑设计。
根据实验要求，进行逻辑设计，确定逻辑门的连接方式和输入输出关系。
3. 电路测试。
将输入信号输入到电路中，观察输出信号的变化，记录并分析测试结果。
4. 数据处理。
对测试结果进行数据处理和分析，验证电路的正确性和稳定性。
实验结果与分析：经过实验操作和数据处理，我们成功设计并实现了加法器和译码器电路。
通过测试，我们验证了电路的正确性和稳定性，加深了对组合逻辑电路的理解和掌握。
实验总结：通过本次实验，我们进一步加深了对组合逻辑电路的理解，掌握了加法器和译码器的设计与实现方法，提高了实际动手能力和解决问题的能力。
同时，也发现了实验中存在的问题和不足之处，为今后的学习和实践提供了宝贵的经验和教训。
实验改进：在今后的实验中，我们将进一步完善实验方案，加强实验前的理论学习和准备工作，提高实验操作的规范性和准确性，以及加强实验结果的分析和总结，不断提升实验质量和效果。
结语：通过本次实验，我们深刻认识到了组合逻辑电路在数字系统中的重要性和应用价值，也认识到了实验操作的重要性和必要性。
组合逻辑电路实验报告组合逻辑电路实验报告引言组合逻辑电路是数字电路中的一种重要类型，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。
在本次实验中，我们将研究和实验不同类型的组合逻辑电路，并通过实验结果来验证其功能和性能。
实验一：与门电路与门电路是最简单的组合逻辑电路之一，它的输出信号只有在所有输入信号都为高电平时才会输出高电平。
我们首先搭建了一个与门电路，并通过输入信号的变化来观察输出信号的变化。
实验结果显示，在输入信号都为高电平时，与门电路的输出信号为高电平；而只要有一个或多个输入信号为低电平，输出信号则为低电平。
这验证了与门电路的逻辑功能。
实验二：或门电路或门电路是另一种常见的组合逻辑电路，它的输出信号只有在至少一个输入信号为高电平时才会输出高电平。
我们搭建了一个或门电路，并通过改变输入信号的组合来观察输出信号的变化。
实验结果表明，只要有一个或多个输入信号为高电平，或门电路的输出信号就会为高电平；只有当所有输入信号都为低电平时，输出信号才会为低电平。
这进一步验证了或门电路的逻辑功能。
实验三：非门电路非门电路是一种特殊的组合逻辑电路，它只有一个输入信号，输出信号与输入信号相反。
我们搭建了一个非门电路，并通过改变输入信号的电平来观察输出信号的变化。
实验结果显示，当输入信号为高电平时，非门电路的输出信号为低电平；当输入信号为低电平时，输出信号则为高电平。
这进一步验证了非门电路的逻辑功能。
实验四：多选器电路多选器电路是一种复杂的组合逻辑电路，它具有多个输入信号和一个选择信号，根据选择信号的不同，将其中一个输入信号输出。
我们搭建了一个4选1多选器电路，并通过改变选择信号的值来观察输出信号的变化。
实验结果表明，当选择信号为00时，输出信号与第一个输入信号相同；当选择信号为01时，输出信号与第二个输入信号相同；依此类推，当选择信号为11时，输出信号与第四个输入信号相同。
这验证了多选器电路的功能和性能。
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
一、实验目的1. 掌握组合逻辑电路的基本概念和特点。
2. 学会分析组合逻辑电路的逻辑功能。
3. 熟悉逻辑门电路的原理和应用。
4. 提高实验操作能力和分析问题能力。
二、实验原理组合逻辑电路是由逻辑门电路组成的，其输出仅与当前输入有关，而与电路历史状态无关。
本实验主要涉及以下几种基本逻辑门电路：1. 与门（AND Gate）：当所有输入都为1时，输出才为1。
2. 或门（OR Gate）：当至少一个输入为1时，输出为1。
3. 非门（NOT Gate）：将输入信号取反。
4. 异或门（XOR Gate）：当输入信号不同时，输出为1。
三、实验仪器与器材1. 74LS00（四2输入与门）2. 74LS02（四2输入或门）3. 74LS04（六反相器）4. 74LS86（四2输入异或门）5. 数字逻辑实验箱6. 万用表7. 导线若干四、实验内容与步骤1. 实验一：验证与门、或门、非门、异或门的功能（1）按照实验指导书连接电路图，并检查无误。
（2）按照表1要求输入信号，观察并记录输出信号。
（3）根据观察到的输出信号，分析各门电路的逻辑功能。
表1：验证与门、或门、非门、异或门的功能| 输入信号 | 与门输出 | 或门输出 | 非门输出 | 异或门输出 || :-------: | :-------: | :-------: | :-------: | :-------: || A | B | A | A | A || 0 | 0 | 0 | 1 | 0 || 1 | 1 | 1 | 0 | 1 |2. 实验二：设计组合逻辑电路（1）设计一个组合逻辑电路，实现以下功能：当输入A为1，B为0时，输出Y为1，否则Y为0。
（2）根据设计要求，选择合适的逻辑门电路，并画出电路图。
（3）按照电路图连接实验电路，并检查无误。
（4）按照表2要求输入信号，观察并记录输出信号。
表2：设计组合逻辑电路| 输入信号 | 输出信号 || :-------: | :-------: || A | B | Y || 0 | 0 | 0 || 0 | 1 | 0 || 1 | 0 | 1 || 1 | 1 | 0 |3. 实验三：分析组合逻辑电路（1）分析实验二所设计的组合逻辑电路，确定其逻辑功能。
组合逻辑电路实验报告引言：组合逻辑电路是数字电路的重要组成部分，广泛应用于计算机、通信等领域。
本实验旨在通过设计和实现一个基本的组合逻辑电路，加深对数字电路的理解，同时掌握实验的步骤和方法。
一、实验目的本次实验的主要目的是设计并实现一个4位二进制加法器，通过对二进制数进行加法运算，验证组合逻辑电路的正确性。
二、实验原理1. 二进制加法二进制加法是指对两个二进制数进行相加的运算。
在这个过程中，我们需要考虑进位问题。
例如，对于两个4位二进制数A和B，加法的规则如下：- 当A和B的对应位都是0时，结果位为0；- 当A和B的对应位有一个位是1时，结果位为1；- 当A和B的对应位都是1时，结果位为0，并需要将进位加到它们的下一位。
2. 组合逻辑电路组合逻辑电路是由多个逻辑门组成的电路，根据输入信号的组合条件决定输出信号的状态。
在本实验中，我们将使用与门、或门、非门等基本逻辑门设计加法器电路。
三、实验步骤1. 设计电路根据二进制加法的原理，我们可以通过组合逻辑电路来实现一个4位二进制加法器。
设计原理如下：- 使用四个与门分别对应四个位的相加；- 使用四个异或门进行无进位相加；- 使用一个或门将各位相加后的进位输出；- 最后将四个位的和和进位进行合并得到最终结果。
2. 搭建电路实验装置根据设计步骤，将与门、异或门、或门等集成电路以及电阻、导线等连接在面包板上，搭建出电路实验装置。
3. 验证电路正确性输入两个4位的二进制数A和B，并将结果与预期结果进行对比，验证电路的正确性。
重复进行多组实验，确保电路的可靠性和稳定性。
四、实验结果与分析通过多次实验，我们得到了实验结果。
将结果与预期结果进行对比，并计算误差，可以得出结论。
在实验中，我们还观察到了实验结果的稳定性和可靠性，并对实验结果的波形进行了分析。
五、实验总结通过本次实验，我们了解了组合逻辑电路的基本原理和设计方法，并通过设计和搭建4位二进制加法器电路，实践了电路设计的过程。
一、实验目的1. 理解组合逻辑电路的基本概念和组成。
2. 掌握组合逻辑电路的设计方法。
3. 学会使用基本逻辑门电路构建组合逻辑电路。
4. 验证组合逻辑电路的功能，并分析其输出特性。
二、实验原理组合逻辑电路是一种数字电路，其输出仅取决于当前的输入，而与电路的先前状态无关。
它主要由与门、或门、非门等基本逻辑门组成。
组合逻辑电路的设计通常遵循以下步骤：1. 确定逻辑功能：根据实际需求，确定电路应实现的逻辑功能。
2. 设计逻辑表达式：根据逻辑功能，设计相应的逻辑表达式。
3. 选择逻辑门电路：根据逻辑表达式，选择合适的逻辑门电路进行搭建。
4. 搭建电路并进行测试：将逻辑门电路搭建成完整的电路，并进行测试，验证其功能。
三、实验设备1. 逻辑门电路芯片：与门、或门、非门等。
2. 连接导线。
3. 逻辑分析仪。
4. 电源。
四、实验内容及步骤1. 设计逻辑表达式以一个简单的组合逻辑电路为例，设计一个4位二进制加法器。
设输入为两个4位二进制数A3A2A1A0和B3B2B1B0，输出为和S3S2S1S0和进位C。
根据二进制加法原理，可以得到以下逻辑表达式：- S3 = A3B3 + A3'B3B2 + A3'B3'B2A2 + A3'B3'B2'B2A1 + A3'B3'B2'B2'B1A0- S2 = A2B2 + A2'B2B1 + A2'B2'B1B0 + A2'B2'B1'B0A0- S1 = A1B1 + A1'B1B0 + A1'B1'B0A0- S0 = A0B0 + A0'B0- C = A3B3 + A3'B3B2 + A3'B3'B2A2 + A3'B3'B2'B2A1 + A3'B3'B2'B2'B1A0 + A2B2 + A2'B2B1 + A2'B2'B1B0 + A2'B2'B1'B0A0 + A1B1 + A1'B1B0 +A1'B1'B0A0 + A0B0 + A0'B02. 选择逻辑门电路根据上述逻辑表达式，选择合适的逻辑门电路进行搭建。
组合逻辑电路实验报告引言组合逻辑电路是由与门、或门和非门等基本逻辑门组成的电路，它的输出仅仅依赖于当前的输入。
在本实验中，我们将学习如何设计和实现组合逻辑电路，并通过实验验证其功能和性能。
实验目的本实验的目的是让我们熟悉组合逻辑电路的设计和实现过程，掌握基本的逻辑门和组合逻辑电路的基本原理，并能够通过实验验证其功能和性能。
实验器材与预置系统本实验使用以下器材和预置系统：•模型计算机实验箱•功能切换开关•LED指示灯•逻辑门芯片实验内容1. 初级组合逻辑电路设计首先，我们将设计一个简单的初级组合逻辑电路。
根据实验要求，该电路需要实现一个2输入1输出的逻辑功能。
1.1 逻辑设计根据逻辑功能的要求，我们可以先用真值表来表示逻辑关系，然后根据真值表来进行逻辑设计。
假设我们需要实现的逻辑功能是“与门”（AND gate），其真值表如下：输入A输入B输出000010100111根据真值表，我们可以得到逻辑方程为：输出 = 输入A AND 输入B。
1.2 逻辑电路设计根据逻辑方程，我们可以得到逻辑电路的设计图如下：+--------------+------ A ---| || AND Gate |--- Output------ B ---| |+--------------+在这个设计图中，A和B为输入引脚，Output为输出引脚，AND Gate表示与门。
1.3 实验验证在实验过程中，我们可以通过观察LED指示灯的亮灭来验证逻辑电路是否正确实现了目标功能。
通过设置不同的输入A 和B，我们可以观察输出是否符合预期结果。
2. 高级组合逻辑电路设计接下来，我们将设计一个更复杂的高级组合逻辑电路。
这个电路由多个逻辑门连接而成，实现多个输入和多个输出的逻辑功能。
2.1 逻辑设计根据实验要求，我们可以先确定需要实现的逻辑功能，并用真值表来表示逻辑关系。
假设我们需要实现的逻辑功能是“四位全加器”（4-bit full adder），其真值表如下：输入A输入B输入C输出S进位输出Cout0000000110010100110110010101011100111111根据真值表，我们可以得到逻辑方程为：输出S = 输入A XOR 输入B XOR 输入C 进位输出Cout = (输入A AND 输入B) OR (输入C AND (输入A XOR 输入B))2.2 逻辑电路设计根据逻辑方程，我们可以使用多个逻辑门来实现四位全加器电路。
组合逻辑电路实验（半加器全加器及逻辑运算）一、实验目的1、掌握组合逻辑电路的功能测试。
2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
二、实验原理数字电路分为组合逻辑电路和时序逻辑电路两类。
任意时刻电路的输出信号仅取决于该时刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。
分析一个组合电路，一般从输出开始，逐级写出逻辑表达式，然后利用公式或卡诺图等方法进行化简，得到仅含有输入信号的最简输出逻辑函数表达式，由此得到该电路的逻辑功能。
两个一位二进制数相加，叫做半加，实现半加操作的电路称为半加器。
两个一位二进制数相加的真值表见表5-1，表中Si表示半加和，Ci表示向高位的进位，Ai、Bi表示两个加数。
表5-1 半加器真值表从二进制数加法的角度看，表中只考虑了两个加数本身，没有考虑低位来的进位，这也就是半加一词的由来。
由表5-1可直接写出半加器的逻辑表达式： 、Ci=AiBi由逻辑表达式可知，半加器的半加和Si是Ai、Bi的异或，而进Si=AiBi AiBi位Ci 是Ai 、Bi 相与，故半加器可用一个集成异或门和一个与门组成。
两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器。
如果用Ai 、Bi 分别表示A 、B 两个多位二进制数的第i 位，1i C -表示低位（第i-1位）来的进位，则根据全加运算的规则可列出真值表如表5-2。
表5-2 全加器的真值表利用卡诺图可求出Si 、Ci 的简化函数表达式：i i i i-1i i i i i i S =A B C C =(A B )C +A B ⊕⊕⊕可见，全加器可用两个异或门和一个与或门组成。
如果将数据表达式进行一些变换，半加器还可以用异或门、与非门等元器件组成多种形式的电路（见图5-2，图5-3）。
三、实验仪器及材料 器件：74LS00 二输入端四与非门 3片 74LA86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片四、预习要求1、预习组合逻辑电路的分析方法。
第1篇一、实验目的1. 理解组合逻辑电路的基本原理和设计方法。
2. 掌握常用门电路的功能和特性。
3. 通过实验加深对组合逻辑电路分析和设计能力的培养。
4. 学习使用逻辑分析仪和示波器等实验设备。
二、实验原理组合逻辑电路是由逻辑门电路组成的，其输出仅取决于当前的输入，与电路的历史状态无关。
常见的组合逻辑电路有：半加器、全加器、编码器、译码器、多路选择器等。
三、实验器材1. 74LS00、74LS20等集成电路2. 逻辑分析仪3. 示波器4. 电源5. 逻辑探头6. 实验板四、实验内容及步骤1. 半加器实验（1）设计半加器电路，包括输入端A和B，输出端S和C。
（2）使用与非门和异或门搭建半加器电路。
（3）将输入端A和B接入逻辑探头，输出端S和C接入逻辑分析仪。
（4）通过逻辑分析仪观察半加器电路的输出波形，验证电路功能。
2. 全加器实验（1）设计全加器电路，包括输入端A、B和进位输入端Cin，输出端S和进位输出端Cout。
（2）使用与非门和异或门搭建全加器电路。
（3）将输入端A、B和进位输入端Cin接入逻辑探头，输出端S和进位输出端Cout接入逻辑分析仪。
（4）通过逻辑分析仪观察全加器电路的输出波形，验证电路功能。
3. 编码器实验（1）设计4-2编码器电路，包括输入端I0、I1、I2、I3和输出端Y0、Y1、Y2、Y3。
（2）使用与门和或门搭建4-2编码器电路。
（3）将输入端I0、I1、I2、I3接入逻辑探头，输出端Y0、Y1、Y2、Y3接入逻辑分析仪。
（4）通过逻辑分析仪观察编码器电路的输出波形，验证电路功能。
4. 译码器实验（1）设计2-4译码器电路，包括输入端I0、I1和输出端Y0、Y1、Y2、Y3。
（2）使用与门和或门搭建2-4译码器电路。
（3）将输入端I0、I1接入逻辑探头，输出端Y0、Y1、Y2、Y3接入逻辑分析仪。
（4）通过逻辑分析仪观察译码器电路的输出波形，验证电路功能。
5. 多路选择器实验（1）设计4选1多路选择器电路，包括输入端I0、I1、I2、I3和选择端S0、S1，输出端Y。
3 组合电路应用实验3.1 用小规模集成电路进行组合逻辑电路设计实验1.实验目的（1）掌握用小规模集成电路设计组合逻辑电路的方法。
（2）用实验验证所设计电路的逻辑功能。
2．实验原理数字逻辑电路根据逻辑功能的不同特点分为两大类，一类叫做组合逻辑电路，另一类是时序逻辑电路。
组合逻辑电路任何时刻的输出仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原来的状态没有任何关系。
根据实际给出的逻辑问题，求出实现这一逻辑功能的最佳逻辑电路，这就是组合逻辑电路设计所要完成的任务。
由小规模集成电路（SSI）构成组合逻辑电路设计一般可分为以下5个步骤进行：（1）分析任务要求，确定输入和输出变量之间的逻辑关系，列出真值表。
（2）根据真值表，写出逻辑表达式，并用布尔代数法或卡诺图法化简，得出最简的逻辑函数表达式。
（3）按化简后的逻辑表达式，对照真值表进行功能检查，以确定所设计的电路是否符合要求。
（4）按照具体情况对化简后的逻辑表达式进行整理，具体可能是：①从尽可能简单的角度来考虑选用元器件。
②设计任务中规定了所用的电路类型，如规定用与非门、或非门、与或非门等。
③从经济角度考虑选用价格便宜的元件或利用现有的元件来构成电路。
（5）选用元件时，可以用同类型号的元件来实现相同的逻辑功能。
对于小规模器件来说，应充分利用每个门的扇入系数，力求用最少量的门获得最佳效果。
组合逻辑电路设计的步骤也可用如图所示的框图来描述。
图3–1–1组合逻辑电路设计过程框图上图中的逻辑化简，是组合逻辑电路设计步骤中较重要的一步。
为了确保逻辑电路结构简单以及使用器件较少，通常要求尽可能简化逻辑表达式，还要根据实际情况，使电路结构达到最佳。
前面几步只是完成了基本的逻辑设计任务，至于设计功能是否正确，电路是否稳定可靠，还需进行静态测试。
也就是说根据真值表来改变输入变量，测出对应的输出值，验证电路的逻辑功能。
下面通过一个例子说明组合逻辑电路设计过程。
例如，要求设计一个组合逻辑电路，将8421BCD码变换为余3码。
①根据题意，列出真值表。
这是一个码制变换问题。
由于都是BCD码，因此它是一个四输入、四输出的逻辑函数。
根据两种代码的编码关系，列出真值表如表3–1–1所示。
表3–1–1 代码转换电路真值表②选择实验器件，写出逻辑函数表达式。
由于设计要求没有具体指定采用哪一种逻辑门电路，因此可以从门电路的种类、数量、速度等方面综合考虑，选择最佳的设计方案。
首先根据代码转换真值表，化简后得出最简与或表达式。
然后根据电路成本和信号处理速度两个指标变换函数式。
变换的原则是应尽量利用公共项以减少逻辑门的数量和类别，同时要设法减少逻辑门的级数以减少信号传输延迟时间，以此得到最佳逻辑函数式。
该电路的化简过程如下：用卡诺图对逻辑函数进行化简如图3–1–2 所示，即采用圈圈合并最小项的方法。
函数化简后乘积项的数目等于合并圈的数目，每个乘积项所含变量因子的大小，取决于合并圈的数目，每个合并圈应尽可能的扩大。
化简后各输出的逻辑表达式为图3–1–2 表3–1–1 对应的卡诺图③画出逻辑电路原理图。
该电路采用了三种门电路，输入至输出的信号传输时间为两级门的延迟，速度相对较快。
逻辑电路图如图3–1–3所示。
图3–1–3 代码转换逻辑电路原理图3．实验预习要求（1）复习用SSI进行组合逻辑电路设计的相关内容。
（2）根据实际任务要求，从设计过程到电路图实现,设计组合逻辑电路。
（3）制定测试方法和步骤。
4．实验内容(1)使用若干与非门和异或门设计一个一位二进制全加器或全减器。
(2)设计代码转换电路（如8421码转换为余3格雷码；8421码和余3码的代码转换电路）(3)如果将旅客列车分为特快、直快和慢车，它们的优先顺序为特快、直快和慢车，在同一时刻只能有一趟列车从车站开出，即只能给出一个开出信号。
请设计一个满足上述要求的排队电路。
(4)设计一个保险箱用的4位代码锁。
该锁有A，B，C，D的输入端及一个开箱钥匙孔信号ON的输入端，当开箱时（ON＝1），若输入的代码（例如ABCD＝1011）与设定的代码相同，保险箱就打开（X＝1）；若代码不符，电路就发出报警信号（Y＝1）。
①写出设计步骤，要求使用最佳设计方案来实现。
②连接实验电路并检测逻辑功能是否符合设计要求。
注：（1）设计时要把控制要求抽象为二值逻辑命题，以确定输入、输出变量以及它们的逻辑关系。
（2）在实验进行中，插拔集成芯片或改变电路连接线时，一定要切断电源，否则集成芯片容易受到较大感应或电冲击，从而导致损坏。
（3）实验电路中的连接线长度要尽可能短，其目的是防止噪声干扰及减少传输时间。
5．实验设备与器材（1）数字逻辑实验箱一台（2）双列直插式集成电路 74LS00，74LS10，74LS20，74LS86等6．实验思考题（1）通过实验，你认为SSI组合逻辑电路设计的关键步骤是什么？（2）对于同一个命题，是否有不同的设计方案，比较各自的优缺点。
（3）为防止集成电路的电源电压接反，而造成器件损坏，保护电路如何设计？7.实验报告要求（1）根据各题实验任务，列出相应的真值表、画出卡诺图，写出最简的逻辑表达式，画出设计的逻辑电路图。
（2）将设计的电路进行实验测试，并记录测试结果。
（3）对实验中出现的问题进行分析。
（4）实验体会和设计分析。
3.2 字符编码显示电路实验1.实验目的(1) 掌握组合电路逻辑功能的测试方法。
(2) 掌握TTL逻辑门组合应用和七段显示器使用方法。
(3) 了解组合逻辑电路的设计方法。
2.实验原理组合逻辑电路的输出状态完全取决于同一时刻输入状态的组合，与电路原来的输出状态无关。
图3-2-5是一个由逻辑门构成编码显示组合电路，可以分析，6个输出Ya，Yb，Yc，Yd，Ye，Yg与两个输入K1，K0有一一对应的逻辑关系。
两个输入组合成四种编码输出状态，控制七段显示器显示四个特定字符。
（1）七段共阴显示器原理七段显示器内部由八个发光二极管组成，七个段划和一个小数点，位置排成“□—.”形。
八个发光二极管的连接方式有共阴接法和共阳接法两种。
共阳接法就是把所有发光二极管的阳极都接在一起，形成一个由高电平驱动的公共端COM，各管的阴极由低电平有效的段码信号a~g控制。
共阴接法则相反，它的公共端COM是所有发光二极管的阴极，由低电平驱动，而各段发光二极管的阳极由高电平驱动。
图3-2-1表示了七段共阴显示器的内部原理、外引线排列图以及常用显示符。
各段发光二极管正向导通时发光，导通电压U D约为2V，导通电流I D约需3－10毫安，电流太大可能会损坏器件。
所以，使用时必须根据所加信号的幅度选择限流电阻。
图3-2-5中，七段共阴显示器的公共端COM接地，段控制端a~g通过限流电阻接5V电源。
由于TTL逻辑门输出的高电平驱动能力有限，所以或非门输出通过反相缓冲器1413（2003）驱动显示器的a，b，c，d，e，g各段。
其中f直接通过限流电阻接电源，不受输入K1，K0控制，所以f段始终发光。
（2）集电极开路的反相缓冲器功能1413（2003）为集电极开路（Open Collector）反相达林顿结构，内部有7个互相独立的复合达林顿管。
电路原理及引脚排列如图3-2-2(a)所示。
当缓冲器输入为低电平“0”时，复合管截止，OC输出为高阻状态，对外电路没有影响，相应段的发光管仍然导通；当缓冲器输入为高电平“1”时复合管导通，输出低电平使相应段的发光管截止。
所以当图3-2-5电路中或非门输出为“0”时，显示段亮，输出为“1”时，显示段灭。
（3）动态扫描显示原理图3-2-5电路中采用一个显示器根据K0，K1控制显示不同的字符。
如果K0，K1由一个2位二进制计数器的输出控制，使K0，K1的状态呈“00”→“01”→“10”→“11”→“00”自动顺序变化，则四个字符亦随控制码顺序循环显示。
如果采用四个共阴显示器组成如图3-2-3所示的动态扫描显示电路，替代图3-2-5中的一个七段显示器，则四个显示字符可以同时稳定显示。
四个显示器的阳极a～g一一对应连接，由缓冲器的输出控制。
各显示器的阴极公共端信号Y0～Y3由K0，K1通过2线-4线通用译码器顺序产生，扫描控制时序如图3-2-4所示。
由于任意瞬时只有一个共阴显示器的阴极为低电平，所以此时反相缓冲器输出的阳极控制信号只能对该显示器有效，使之显示相应的字符，其他阴极为高电平的显示器呈灭显状态。
这样，扫描时钟信号CP控制计数器使各显示器分时轮流选通，同时控制逻辑门编码电路产生不同的字符显示段信号，使各显示器逐位顺序显示。
每位显示的时间为一个CP周期，显示扫描周期T为时钟周期的4倍。
只要扫描时钟频率足够高，使每个显示器每秒的导通次数大于50次（四位显示的扫描时钟频率大于200Hz），由于人眼的视觉暂留效应，可以观察到各位显示器同时显示。
时钟频率越高，显示越稳定。
3.实验参考电路4.实验预习要求(1) 根据图3-2-5，列出电路各输出端的逻辑表达式，并将输入K1，K0为不同状态时，逻辑门电路的输出Ya，Yb，Yc，Yd，Ye，Yg和七段共阴显示器输入a~g及相应的显示字符填入表3-2-1中。
(2) 用2输入与非门设计显示自选字符，如“H”，“O”，“P”，“E”（“H”，“E”，“L”，“P”或“C”，“L”，“E”，“A”等）。
列出真值表，写各输出的逻辑表达式，画出电原理图，标出引脚编号。
逻辑门的个数不能超过8个。
逻辑门采用四-2输入与非门74LS00，引脚排列见实验4.1图4-1-2（c）(3) 根据发光二极管发光时的导通电压和导通电流选择限流电阻的阻值。
* (4) 根据动态扫描原理设计电路，画出电路原理图。
其中2位二进制计数器用双JK触发器构成，型号从附录中自选。
双2线-4线译码器的型号为74LS139，功能及引脚排列查阅实验3.5图3-5-1。
(5) 认真阅读实验内容与步骤部分，充分了解实验方法和过程。
表3-2-1 图3-2-5电路输入、输出逻辑关系5.实验内容和步骤(1)检查实验装置与器件。
根据四-2输入或非门74LS02的逻辑功能检查器件。
或非门的输入信号由数字逻辑实验箱上的逻辑开关提供，输出状态用箱上的逻辑指示灯检查。
当任一开关的状态为高电平“1”时，或非门输出低电平“0”，指示灯不亮。
当两个开关的状态均为低电平“0”时，或非门输出高电平“1”，指示灯亮。
(2) 按图3-2-5电路连线，输入K1、K0接逻辑开关。
限流电阻采用8联集成电阻，9个引脚，内部连接方式如图3-2-5虚线框所示。
8联电阻的公共端有标记“•”，接+5V电源。
集成电阻直接插在反相缓冲器的输出引脚边，如图3-2-2所示，以减少连线。
缓冲器输出a~g接共阴显示器的段码输入端，显示器公共端COM接地。
