课程设计报告
题目：循环彩灯系统设计
课程名称：电子技术课程设计学生姓名：
学生学号：
年级：15级
专业：电子信息工程
班级：1班
指导教师：
电子工程学院制
2017年3月
目录
1设计的任务与要求 (1)
1.1 课程设计的任务 (1)
1.2 课程设计的要求 (1)
2 循环彩灯设计方案制定 (1)
2.1 循环彩灯设计的技术方案 (1)
2.2 循环彩灯系统设计的原理 (1)
3 循环彩灯设计方案实施 (2)
3.1 循环彩灯单元模块功能及电路设计 (2)
3.2 循环彩灯电路参数计算及元器件选择 (8)
3.3 循环彩灯系统整体电路图 (9)
4 循环彩灯系统设计的仿真实现 (9)
4.1 仿真软件介绍 (9)
4.2循环设计仿真实现 (10)
5 总结及心得体会 (10)
6参考文献 (11)
循环彩灯系统设计
电子工程学院 电子信息工程专业
1设计的任务与要求 1.1 课程设计的任务
利用Multisim 仿真软件和电子元器件，设计并制作一个循环彩灯系统。 1.2 课程设计的要求
由八只LED 灯组成的彩灯系统，要以一定的花型循环,循环间隔可自行定义。 2 循环彩灯设计方案制定 2.1 循环彩灯设计的技术方案
图1原理框图
2.2 循环彩灯系统设计的原理
555定时器组成多谐振荡电路提供震荡脉冲，利用计数器产生的脉冲控制译码器，利用多块译码器可实现LED 灯的多种方式循环显示，增添效果显示。 R1?R2给电容C1充电，使逐渐升高， 当时，3脚（Q 端）输出为高电平。当上升到超过时，3脚输出仍为高电平。当继续上升到略超过时，RS 触发器状态发生翻转，3脚输出为低电平，同时C1经 R2及7脚内导通的放电管VT 到地放电，迅速下降。当下降到略低于时，触发器状态又翻转，3脚输出变为高电平。同时，7脚内导通的放电管VT 截止，电容 C1再次进行充电，其电位再次上升，一直循环下去。根据，可以看出，通过改变电位器R2的电阻值的大小，即可以改变振荡器的振荡周期，从而改变3脚输出高低电平的转换时间，进而改变流水灯的速度。
3 循环彩灯设计方案实施
3.1 循环彩灯单元模块功能及电路设计
图2 震荡电路设计
（1）集成定时器电路主要用来产生时间基准信号（脉冲信号）。因为循环彩灯对频率的要求不高，只要能产生高低电平就可以了，且脉冲信号的频率可调，所以采用555定时器组成的振荡器，其输出的脉冲作为下一级的时钟信号。
由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚3直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端放电，使电路产生振荡。电容C在
和之间充电和放电，从而在输出端得到一系列的矩形波。
输出信号的时间参数是： T=
=0.7（R1+R2）C
=0.7R2C
其中，为V C由上升到所需的时间，为电容C放电所需的时间。R1=R2=10K,C=47uF,T=1S ，555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用十分广泛。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，因而广泛用于信号的产生、
变换、控制与检测。它的内部电压标准使用了三个5K的电阻，故取名555电路。其电路类型有双极型和CMOS型两大类，两者的工作原理和结构相似。几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是7555或7556，两者的逻辑功能和引脚排列完全相同，易于互换。555和7555
是单定时器，556和7556是双定时器。双极型的电压是+5V~+15V，输出的最大电流可达200mA，CMOS型的电源电压是+3V~+18V。555电路的内部电路它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为和。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。
Vc是控制电压端（5脚），平时输出作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。
（2）延时触发器电路
D触发器（data flip-flop或delay flip-flop）由6个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。
D触发器（data flip-flop或delay flip-flop）由6个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。
