微机原理及应用习题库硬件应用设计题

  • 格式:doc
  • 大小:2.71 MB
  • 文档页数:36

下载文档原格式

  / 36
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

微机原理及应用

微型计算机系统概述

第一讲和第二讲

0.2

0.8

1

画出微型计算机应用硬件基本组成框图。

微机原理及应用

变量及伪指令

第18讲

0.8

0.8

10

设变量var1的逻辑地址为0100:0000,画出下列语句定义的变量的存储分配图。

VAR1 DB 12H,0A5H,18+20,50/3,0,-1

VAR2 DW 12H,0

VAR3 DD 12345678H

VAR4 DB ‘ABC’

DW ‘AB’

VAR5 DB ?,?

VAR6 DB 4 DUP(0FFH,?)

VAR7 DB 3 DUP(55H, 2 DUP(77H))

微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 8

CPU 执行一条指令的时间称为指令周期。画出一个基本总线周期时序。

CLK

微机原理及应用

总线结构与时序

第42~44讲

0.8

0.8

10

利用74LS373数据锁存器设计系统地址总线A19~A0形成电路。

解:根据AD15~AD0、A19/S6、A18/S5、A17/S4、A16/S3和ALE信号功能以及74LS373芯片引脚功能,设计的系统地址总线A19~A0形成电路如下图所示。

微机原理及应用

总线结构与时序

第42~44讲

0.8

0.8

10

利用74LS245数据双向缓冲器设计系统数据总线D15~D0形成电路。

解:根据AD15~AD0、DEN和R

DT信号功能以及74LS245芯片引脚功能,设计的系

/

统数据总线D15~D0形成电路如下图所示。

15 ~ D 8

7 ~ D 0

微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10

画出8086CPU 工作在最小方式时的系统总线读时序图。

A 19/S 6 ~ A 16S 3

AD 15 ~ AD 0

ALE M/IO 地址,BHE 输出

地址输出

数据输入

状态输出BHE/S 7

低为I/O 读,高为存储器读

RD

微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10

画出8086CPU 工作在最小方式时的系统总线写时序图。

AD 15 ~ AD 0

ALE M/IO DT/R DEN

地址,BHE 输出

地址输出

数据输入

状态输出BHE/S

7

低为I/O 写,高为存储器写

WR

A 19/S 6 ~ A 16S 3

微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10

画出8086CPU 的BHE 和A0的不同组合状态。

微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10

画出8086CPU 工作在最大方式时的系统总线读时序图。

地址/BHE/S 7地址/数据(AD 15 ~ AD 0ALE

MRDC 或IORC

DT/R DEN

8288输出

输入数据D 15~D 0

S 2~S

微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10

画出8086CPU 工作在最小方式时的系统总线写时序图。

地址/BHE/S 7地址/数据(AD 15 ~ AD 0ALE

AMWC 或AIOWC MWTC 或IOWC

8288输出

输出数据D 15~D 0

S 2~S 0

微机原理及应用 总线结构与时序

第42~44讲

0.8

0.8

15

画出8086CPU工作在最小方式时的系统总线结构。

系统总线

微机原理及应用

总线结构与时序

第42~44讲

0.8

0.8

15

画出8086CPU工作在最大方式时的系统总线结构。

系统总线

微机原理及应用

存储器设计

第47~50讲

0.8

0.8

10

说明计算机中内存储器的分类。

内存贮器

掩膜MROM

可编程PROM

紫外线擦除可编程EPROM 电擦除可编程E 2PROM

快速电擦写存储器Flash Memory 非易失性NVRAM

只读存储器ROM

动态DRAM

静态SRAM

随机存取存储器RAM

微机原理及应用 存储器设计 第47~50讲 0.8 0.8 10

在8088 CPU 工作在最大方式组成的微机应用系统中,扩充设计8kB 的SRAM 电路,SRAM 芯片用Intel 6264。若分配给该SRAM 的起始地址为62000H ,片选信号(CS1)为低电平有效。请用全地址译码方法设计该SRAM 存储器的片选信号形成电路。

解:因为Intel 6264的片容量为8k ×8b(8kB),因此只需要1片Intel 6264存储器芯片。 由于Intel 6264片内地址线有13根,所以8088 CPU 系统地址总线的低13位A 12~A 0

直接与Intel 6264的片内地址引脚A 12~A 0相连接,作片内寻址,来选择片内具体的存储单元。

由于采用全地址译码,所以8088 CPU 系统地址总线的高7位A 19~A 13全部参加译码,其译码输出作为存储器芯片的片选信号CS1。当CS1有效时,对应的存储器地址范围为62000H ~63FFFH 连续的8kB 存储区域。