主板的各种类型信号的基本走线要求
首先在做图之前应对一些重要信号进行Space设置和一些线宽设置，如果客没有Layoutguaid,这就要求我们自已要有这方面的经验，，一般情况下我们要注意以下信号的基本走线规则：
1、CPU的走线：
CPU的走线一般情况下是走5/10 Control线间距要稍大些，在20mil左右，
<1>Data线（0-63）64根；
<2>Address线（3-31）REQ(0-4)等
<3>Control线（一般分布在data线和Address线的中间）
Data线走线时每16根线为一组走在一起，走同层。
（0-15）（16-31）（32-47）（48-63）且每组分布2－3 根控制线，
Address线走线时每16根为一组走在一起，走同层，所不同的是Address线是从（3-31）前面（0-2）没有。一般分2组，
<1> (3-16) 加5根REQ的线，18根；
<2> (17-31) 16根；
CPU信号走线时还应与其他信号用20-30mil的GND线分开，如DDR的信号，以方便打VIA下内层GND,起到包地的作用。
2、DDR信号：
DDR的线除Control线外，一般也是走5/10 Control线要保持20mil的线距，和CPU 一样也主要分为以下3类：
<1>Data线（0-63）64根
<2>Address线(0-13)另外还有一些其他名字的address信号线，
<3>Control线（一般分布在data 和address的线中间）
Data线走线时每8根为一组另加DQM,DQS2根Control线走在一起，走同层，主要分组方式为：
MD (0-7) 加DQM0 DQS0
MD (8-15) 加DQM 1 DQS 1
MD (16-23) 加DQM 2 DQS 2
MD (24-31) 加DQM3 DQS 3
MD (32-39) 加DQM 4 DQS 4
MD (40-47) 加DQM 5 DQS 5
MD (48-55) 加DQM 6 DQS 6
MD (56-63) 加DQM 7 DQS 7
Address线尽量全部走在一起；
另外DDR部分还有3对CLK 线如果是双通道的DDR则有6对CLK线，CLK配对走，与其他信号应至少保持20mil以上的间距。
DDR和CPU 一样也应与其他信号用20-30mil的GND信号隔开，主要是CPU和AGP 的信号
3、CLK信号：
CLK信号是主板当中最为重要的信号，一般大至有以下几种：
<1>200兆
<2>100兆
<3>66 兆
<4>48 兆
<5>16 兆
一般前2种主要是用于CPU 和NB 当中，为高频CLK线，应至少保持25mil以上的间距，配对走，一般走5/7，
第3种主要用于DDR 和SB 当中，走20/7/5/7/20，第4种一般用于PCI 和AGP 当中，走20/7/5/7/20，第5种一般用得很少，主要是用于一些小的IC.和AUDIO 部分，这种CLK相对前几种要稍显得不是那么的重要，走15/5/15即可，CLK信号还应少打via,一般不可超过2个V AI.走线时尽量参考到GND.晶振在组件面不可走线，晶振的信号尽量要短。
4、IDE信号：
IDE信号主要有（pd0-15）16根线加2根控制线，还有一些其他信号的线，控制线一般在25pin,和27pin,Space走10/5/10即可，
5、USB信号：
USB1.0 走10/10/10.与其他信号空20mil以上即可；
USB2.0 走7.5/7.5/7.5与其他信号空20mil以上即可；
走线时尽量参考到GND层。少打V AI,尽量不要超过2个V AI.
6、LAN信号：
LAN,信号一般有2对信号，配对走，走20/7/5/7/20或20/10/10/10/20.走线时尽量参考到GND层。少打V AI,尽量不要超过2个via.
7、AUDIO 信号：
AUDIO 信号一般走10/10即可，一般不能穿其他信号区过，其他信号区也不能穿AUDIO区过。
8、VLINK信号
VLINK信号一般有11根data线和2根控制线，2根控制线配对走，VLINK 信号的间距要大一些，至少要保持15mil 以上，2根对线与其他VLINK信号要保持20mil的线距。不要超过2个via,要包地。
9、PCI信号：
PCI信号要求不是那么的高，，走5/5/5即可。
10、电源信号：
电源信号走线时应注意线宽，主要是要分清电源的来源和电流量，一般我们1A走40mil 线宽即可，线宽不够时可考虑铺铜或切到内层，应尽量不要与重要信号走太近。
[ZT]布线系统中的屏蔽及非屏蔽
采用屏蔽布线系统主要是基于电磁兼容方面的考虑。所谓电磁兼容是指电子设备或网络系统具有一定的抵抗电磁干扰的能力，同时不能产生过量的电磁辐射。也就是说，要求该设备或网络系统能够在比较恶劣的电磁环境中正常工作,同时又不能辐射过量的电磁波干扰周围
其它设备及网络的正常工作。
为什么目前电磁兼容引起重视?
一方面,外界电磁环境越来越恶劣，新的电磁干扰源不断产生，如无线寻呼,移动电话,微蜂窝个人通信系统等相继出现,而且工作频率不断提高。
另一方面,数据通信速率迅速增长,因为通信已不只局限于语音,数据,还包括高质量的图象信号。以局域网技术来讲,网络速率已经从以前的10MBPS提高到100MBPS,乃至A TM155MBPS,622MBPS, 及目前议论较多的GBPS局域网技术。网络速率的提高,意味着工作频率的提高,而高频信号更易于受到电磁干扰,这就是在布线系统中引入电磁兼容概念的原因。
在欧洲,电磁兼容已经引起高度重视,并有一系列有关EMC的法规及标准,如89/336/EEC,EN55022及55024,按照欧洲规定,从1996年1月1日起,所有有源设备必须符合EMC规定,同时贴有CE标志。布线系统属于无源系统,但是,一旦它与有源网络设备相连构成系统,它也必须服从EMC的规定。
UTP(非屏蔽双绞线)电缆的EMC原理及局限性UTP电缆属于平衡传输系统,它利用扭绞来抵消电磁干扰及电磁辐射。但是,利用这种平衡性来抵消电磁干扰及电磁辐射需要具备以下的条件:
1) UTP必须是理想的平衡系统UTP只有具有理想的平衡特性才能有效地抵消电磁干扰及电磁辐射,但是,理想的平衡UTP是不存在的,因为:
a)UTP的平衡特性受周围环境影响当UTP电缆附近存在金属物体或隐蔽接地时,由于不同导体与金属物体或地的距离不同,UTP的平衡特性会遭到破坏。实验表明,将UTP电缆穿入25.4MM钢管中,其衰减会增大2.5%,说明其特性阻抗减小了,从而表明UTP受周围环境影响。
b)弯曲也会破坏UTP的平衡特性在实际安装时,电缆不可避免要弯曲。当电缆弯曲时,相邻绞节将疏密不同,不能有效抵消电磁干扰及电磁辐射。
2)UTP的节距与电磁干扰或信号波长相比必须充分小,才能有效地抵消电磁干扰和电磁辐射,即节距越小,EMC性能越好。但是,双绞线的绞结节距不可能无限减小。实验表明,当外界电磁干扰或网络工作频率超过30MHZ时,UTP的EMC性能下降,即网络的可靠性降低,误码率增大,电磁辐射也相应增大,UTP厂商的技术资料里也承认这一点。
以前的网络一般工作在较低的频率范围,如10MBPS以太网工作频率为10MHZ以内,16MHZ 令牌网的工作频率在16MHZ以内,UTP系统在这样低的工作频带内具有一定的EMC能力,而且计算机通信具有出错重发及纠错能力,所以网络能够在一定的电磁环境中正常工作。
但是,随着快速以太网(100MBPS),A TM(155MBPS,622MBPS)及GBPS以太网技术逐渐实用化,网络的工作频率不断提高,同时外界电磁干扰频率也日益提高,UTP的平衡特性已不足以抵消网络本身的电磁辐射及外界的电磁干扰。所以,对于高速网络,非屏蔽系统要依赖压缩编码技
术,将高速数据压缩到30MHZ以下,如A TM155MBPS，采用CAP16编码技术将带宽压缩到25.8MHZ。采用复杂的编码方式固然可以提高频谱利用率,但是需要在布线系统的两端加编码及解码设备,网络成本增加,而抗干扰能力降低,可靠性下降。
[ZT]PCB设计问答集（一）
1、如何选择PCB 板材？
选择PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB 板子(大于GHz 的频率)时这材质问题会比较重要。例如，现在常用的FR-4 材质，在几个GHz 的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。
2、如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
4、差分布线方式是如何实现的？
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side(并排, 并肩) 实现的方式较多。
5、对于只有一个输出端的时钟信号线，如何实现差分布线？
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号质量会好些。
7、为何差分对的布线要靠近且平行？
对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
8、如何处理实际布线中的一些理论冲突的问题
基本上, 将模/数地分割隔离是对的。要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain 与phase 的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces 可能也无法完全隔离干扰。而且离的太远,地平面上的噪声也会影响正反馈振荡电路。所以, 一定要将晶振和芯片的距离进可能靠近。
确实高速布线与EMI 的要求有很多冲突。但基本原则是因EMI 所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。所以, 最好先用安排走线和PCB 迭层的技巧来解决或减少EMI的问题, 如高速信号走内层。最后才用电阻电容或ferrite bead 的方式, 以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾？
现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。这会影响到自动布线出来的走线方式是否能符合设计者的想法。另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。例如, 走线的推挤能力,过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
10、关于test coupon。
test coupon 是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB 板的特性阻抗是否满足设计需求。一般要控制的阻抗有单根线和差分对两种情况。所以，test coupon 上的走线线宽和线距(有差分对时)要与所要控制的线一样。最重要的是测量时接地点的位置。为了减少接地引线(ground lead)的电感值，TDR 探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)，所以，test coupon 上量测信号的点跟接地点的距离和方式要符合所用的探棒。
[ZT]PCB设计问答集（二）
11、在高速PCB 设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？
一般在空白区域的敷铜绝大部分情况是接地。只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗，例如在dual strip line 的结构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？
是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。例如四层板: 顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？
一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
14、添加测试点会不会影响高速信号的质量？
至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用在线既有的穿孔(via or DIP pin)当测试点)可能加在在线或是从在线拉一小段线出来。前者相当于是加上一个很小的电容在在线，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。
15、若干PCB 组成系统，各板之间的地线应如何连接？
各个PCB 板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到 B 板子，一定会有等量的电流从地层流回到A板子(此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。
16、能介绍一些国外关于高速PCB 设计的技术书籍和数据吗？
现在高速数字电路的应用有通信网路和计算器等相关领域。在通信网路方面，PCB 板的工作频率已达GHz 上下，叠层数就我所知有到40 层之多。计算器相关应用也因为芯片的进步，无论是一般的PC 或服务器(Server)，板子上的最高工作频率也已经达到400MHz (如Rambus) 以上。因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias 及build-up 制程工艺的需求也渐渐越来越多。这些设计需求都有厂商可大量生产。
17、两个常被参考的特性阻抗公式：
微带线(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 为线宽，T 为走线的铜皮厚度，H 为走线到参考平面的距离，Er 是PCB 板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0 及1<(Er)<15 的情况才能应用。
带状线(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在W/H<0.35 及T/H<0.25 的情况才能应用。
18、差分信号线中间可否加地线？
差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。
19、刚柔板设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？
可以用一般设计PCB 的软件来设计柔性电路板(Flexible Printed Circuit)。一样用Gerber 格式给FPC厂商生产。由于制造的工艺和一般PCB 不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。
20、适当选择PCB 与外壳接地的点的原则是什么？
选择PCB 与外壳接地点选择的原则是利用chassis ground 提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground 做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
[ZT]PCB设计问答集（三）
21、电路板DEBUG 应从那几个方面着手？
就数字电路而言，首先先依序确定三件事情： 1. 确认所有电源值的大小均达到设计所需。
有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。2. 确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。3. 确认reset 信号是否达到规范要求。这些都正常的话，芯片应该要发出第一个周期(cycle)的信号。接下来依照系统运作原理与bus protocol 来debug。
22、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB 的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz）高密度PCB 设计中的技巧?
在设计高速高密度PCB 时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方：
控制走线特性阻抗的连续与匹配。
走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。
选择适当的端接方式。
避免上下相邻两层的走线方向相同，甚至有走线正好上下重叠在一起，因为这种串扰比同层相邻走线的情形还大。
利用盲埋孔(blind/buried via)来增加走线面积。但是PCB 板的制作成本会增加。在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。
除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。
23、模拟电源处的滤波经常是用LC 电路。但是为什么有时LC 比RC 滤波效果差？
LC 与RC 滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC 滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。
24、滤波时选用电感，电容值的方法是什么？
电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC 的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL 也会有影响。另外，如果这LC 是放在开关式电源(switching regulation power)的输出端时，还要注意此LC 所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。
25、如何尽可能的达到EMC 要求，又不致造成太大的成本压力？
PCB 板上会因EMC 而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB 板的设计技巧提供几个降低电路产生的电磁辐射效应。
尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。
注意高频器件摆放的位置，不要太靠近对外的连接器。
注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)，以减少高频的反射与辐射。
在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。
可适当运用ground guard/shunt traces 在一些特别高速的信号旁。但要注意guard/shunt traces 对走线特性阻抗的影响。
电源层比地层内缩20H，H 为电源层与地层之间的距离。
26、当一块PCB 板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？
将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉，模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。
27、另一种作法是在确保数/模分开布局，且数/模信号走线相互不交叉的情况下，整个PCB 板地不做分割，数/模地都连到这个地平面上。道理何在？
数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号走线交叉，则返回电流所产生的噪声便会出现在模拟电路区域内。
28、在高速PCB 设计原理图设计时，如何考虑阻抗匹配问题？
在设计高速PCB 电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系，例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续
的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。
29、哪里能提供比较准确的IBIS 模型库？
IBIS 模型的准确性直接影响到仿真的结果。基本上IBIS 可看成是实际芯片I/O buffer 等效电路的电气特性数据，一般可由SPICE 模型转换而得(亦可采用测量，但限制较多)，而SPICE 的数据与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE 的数据是不同的，进而转换后的IBIS 模型内之数据也会随之而异。也就是说，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型数据，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS 不准确，只能不断要求该厂商改进才是根本解决之道。
30、在高速PCB 设计时，设计者应该从那些方面去考虑EMC、EMI 的规则呢？
一般EMI/EMC 设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 叠层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance 尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB 与外壳的接地点(chassis ground)。
[ZT]PCB设计问答集（四）
31、如何选择EDA工具？
目前的pcb 设计软件中，热分析都不是强项，所以并不建议选用，其它的功能 1.3.4 可以选择PADS或Cadence 性能价格比都不错。PLD 的设计的初学者可以采用PLD 芯片厂家提供的集成环境，在做到百万门以上的设计时可以选用单点工具。
32、请推荐一种适合于高速信号处理和传输的EDA软件。
常规的电路设计，INNOVEDA的PADS 就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。在做高速电路设计，模拟和数字混合电路，采用Cadence 的解决方案应该属于性能价格比较好的软件，当然Mentor 的性能还是非常不错的，特别是它
的设计流程管理方面应该是最为优秀的。（大唐电信技术专家王升）
33、对PCB 板各层含义的解释
Topoverlay ----顶层器件名称，也叫top silkscreen 或者top component legend, 比如R1 C5,
IC10.bottomoverlay----同理multilayer-----如果你设计一个4 层板，你放置一个free pad or via, 定义它作为multilay 那么它的pad 就会自动出现在 4 个层上，如果你只定义它是top layer, 那么它的pad 就会只出现在顶层上。
34、2G 以上高频PCB 设计，走线,排版,应重点注意哪些方面？
2G 以上高频PCB 属于射频电路设计，不在高速数字电路设计讨论范围内。而射频电路的布局（layout)和布线（routing)应该和原理图一起考虑的，因为布局布线都会造成分布效应。而且，射频电路设计一些无源器件是通过参数化定义，特殊形状铜箔实现，因此要求EDA 工具能够提供参数化器件，能够编辑特殊形状铜箔。Mentor 公司的boardstation 中有专门的RF 设计模块，能够满足这些要求。而且，一般射频设计要求有专门射频电路分析工具，业界最著名的是agilent 的eesoft，和Mentor 的工具有很好的接口。
35、2G 以上高频PCB 设计，微带的设计应遵循哪些规则?
射频微带线设计，需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。
36、对于全数字信号的PCB，板上有一个80MHz 的钟源。除了采用丝网（接地）外，为了保证有足够的驱动能力，还应该采用什么样的电路进行保护？
确保时钟的驱动能力，不应该通过保护实现，一般采用时钟驱动芯片。一般担心时钟驱动能力，是因为多个时钟负载造成。采用时钟驱动芯片，将一个时钟信号变成几个，采用点到点的连接。选择驱动芯片，除了保证与负载基本匹配，信号沿满足要求（一般时钟为沿有效信号），在计算系统时序时，要算上时钟在驱动芯片内时延。
37、如果用单独的时钟信号板，一般采用什么样的接口，来保证时钟信号的传输受到的影响小？
时钟信号越短，传输线效应越小。采用单独的时钟信号板，会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输，建议采用差分信号。LVDS 信号可以满足驱动能力要求，不过您的时钟不是太快，没有必要。
38、27M,SDRAM 时钟线（80M-90M），这些时钟线二三次谐波刚好在VHF 波段，从接收端高频窜入后干扰很大。除了缩短线长以外，还有那些好办法？
如果是三次谐波大，二次谐波小，可能因为信号占空比为50%，因为这种情况下，信号没有偶次谐波。这时需要修改一下信号占空比。此外，对于如果是单向的时钟信号，一般采用
源端串联匹配。这样可以抑制二次反射，但不会影响时钟沿速率。源端匹配值，可以采用下图公式得到。
39、什么是走线的拓扑架构？
Topology,有的也叫routing order.对于多端口连接的网络的布线次序。
40、怎样调整走线的拓扑架构来提高信号的完整性？
这种网络信号方向比较复杂，因为对单向，双向信号，不同电平种类信号，拓朴影响都不一样，很难说哪种拓朴对信号质量有利。而且作前仿真时，采用何种拓朴对工程师要求很高，要求对电路原理，信号类型，甚至布线难度等都要了解。
主板内存插槽、扩展插槽及磁盘接口： DDR2内存插槽 DDR3内存插槽 内存规范也在不断升级，从早期的SDRAM到DDR SDRAM，发展到现在的DDR2与DDR3，每次升级接口都会有所改变，当然这种改变在外型上不容易发现，如上图第一副为DDR2，第二幅为DDR3，在外观上的区别主要是防呆接口的位置，很明显，DDR2与DDR3是不能兼容的，因为根本就插不下。内存槽有不同的颜色区分，如果要组建双通道，您必须使用同样颜色的内存插槽。
目前，DDR3正在逐渐替代DDR2的主流地位，在这新旧接替的时候，有一些主板厂商也推出了Combo主板，兼有DDR2和DDR3插槽。 主板的扩展接口，上图中蓝色的为PCI-E X16接口，目前主流的显卡都使用该接口。白色长槽为传统的PCI接口，也是一个非常经典的接口了，拥有10多年的历史，接如电视卡之类的各种各样的设备。最短的接口为PCI-E X1接口，对于普通用户来说，基于该接口的设备还不多，常见的有外置声卡。
有些主板还会提供迷你PCI-E接口，用于接无线网卡等设备 SATA2与IDE接口
横向设计的IDE接口，只是为了方便理线和插拔 SATA与IDE是存储器接口，也就是传统的硬盘与光驱的接口。现在主流的Intel主板都不提供原生的IDE接口支持，但主板厂商为照顾老用户，通过第三方芯片提供支持。新装机的用户不必考虑IDE设备了，硬盘与光驱都有SATA版本，能提供更高的性能。 SATA3接口 SATA已经成为主流的接口，取代了传统的IDE，目前主流的规范还是SATA 3.0Gb/s，但已有很多高端主板开始提供最新的SATA3接口，速度达到6.0Gb/s。如上图，SATA3接口用白色与SATA2接口区分。 主板其他内部接口介绍：
SOFER TECHNICAL FILE Allegro 15.x 差分线布线规则设置 Doc Scope : Cadence Allegro 15.x Doc Number : SFTCA06001 Author :SOFER Create Date :2005-5-30 Rev : 1.00
Allegro 15.x差分线布线规则设置 文档内容介绍： 1.文档背景 (3) 2.Differential Pair信号介绍 (3) 3.如何在Allegro中定义Differential Pair属性 (4) 4.怎样设定Differential Pair在不同层面控制不同线宽与间距 (8) 5.怎样设定Differential Pair对与对之间的间距 (11)
1.文档背景 a)差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线 大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。 b)差分线一般都需要做阻抗控制，特别是要在多层板中做的各层的差分走线阻抗都 一样，这个一点要在设计时计算控制，否则仅让PCB板厂进行调整是非常麻烦的 事情，很多情况板厂都没有办法调整到所需的阻抗。 c)Allegro版本升级为15.x后，差分线的规则设定与之前版本有很大的改变。虽然 Allegro15.0版本已经发布很长时间了，但是还是有很多人对新版本的差分线规 则设置不是很清楚。 2.Differential Pair信号介绍 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关 键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值 来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎 是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可 以被完全抵消。 b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场 可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端 信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差， 同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。 …… 由于篇幅问题，这里对差分信号不做深入介绍了。
电脑组装图解教程之接口线缆安装细节 以Intel平台为例，借助两块不同品牌的主板，对各种接口及其连接方法进行一下详细的介绍。 一、认识主板供电接口图解安装详细过程 在主板上，我们可以看到一个长方形的插槽，这个插槽就是电源为主板提供供电的插槽（如下图）。目前主板供电的接口主要有24针与 20针两种，在中高端的主板上，一般都采用24PIN的主板供电接口设计，低端的产品一般为20PIN。不论采用24PIN和20PIN，其插法都是一样的。 主板上24PIN的供电接口
主板上20PIN的供电接口 电源上为主板供电的24PIN接口
为主板供电的接口采用了防呆式的设计，只有按正确的方法才能够插入。通过仔细观察也会发现在主板供电的接口上的一面有一个凸起的槽，而在电源的供电接口上的一面也采用了卡扣式的设计，这样设计的好处一是为防止用户反插，另一方面也可以使两个接口更加牢固的安装在一起。 二、认识CPU供电接口图解安装详细过程 为了给CPU提供更强更稳定的电压，目前主板上均提供一个给CPU单独供电的接口（有4针、6针和8针三种），如下图：
主板上提供给CPU单独供电的12V四针供电接口
电源上提供给CPU供电的4针、6针与8针的接口 安装的方法也相当的简单，接口与给主板供电的插槽相同，同样使用了防呆式的设计，让我们安装起来得心应手。 三、认识SATA串口图解SATA设备的安装
SATA串口由于具备更高的传输速度渐渐替代PATA并口成为当前的主流，目前大部分的硬盘都采用了串口设计，由于SATA的数据线设计更加合理，给我们的安装提供了更多的方便。接下来认识一下主板上的SATA接口。
RVVP：铜芯聚氯乙烯绝缘屏蔽聚氯乙烯护套软电缆电压300V/300V 2-24芯[1] RG：物理发泡聚乙烯绝缘接入网电缆用于同轴光纤混合网（HFC）中传输数据模拟信号 UTP：局域网电缆用途：传输电话、计算机数据、防火、防盗保安系统、智能楼宇信息网 KVVP：聚氯乙烯护套编织屏蔽电缆用途：电器、仪表、配电装置的信号传输、控制、测量 SYWV（Y）、SYKV 有线电视、宽带网专用电缆结构：（同轴电缆）单根无氧圆铜线+物理发泡聚乙烯（绝缘）+（锡丝+铝）+聚氯乙烯（聚乙烯）[1] RVV（227IEC52/53）聚氯乙烯绝缘软电缆用途：家用电器、小型电动工具、仪表及动力照明 AVVR 聚氯乙烯护套安装用软电缆 SBVV HYA 数据通信电缆（室内、外）用于电话通信及无线电设备的连接以及电话配线网的分线盒接线用 RV、RVP 聚氯乙烯绝缘电缆[1] BV、BVR 聚氯乙烯绝缘电线用途：适用于电器仪表设备及动力照明固定布线用 RIB 音箱连接线（发烧线） KVV 聚氯乙烯绝缘控制电缆用途：电器、仪表、配电装置信号传输、控制、测量 SFTP 双绞线传输电话、数据及信息网[1] UL2464 电脑连接线 VGA 显示器线 SYV 同轴电缆无线通讯、广播、监控系统工程和有关电子设备中传输射频信号（含综合用同轴电缆） SDFAVP、SDFAVVP、SYFPY 同轴电缆，电梯专用[1]
JVPV、JVPVP、JVVP 铜芯聚氯乙烯绝缘及护套铜丝编织电子计算机控制电缆[1] 电缆规格规格表示 编辑 电缆规格通常表示法 ①单芯分支电缆规格表示法：同一回路电缆根数*（1*标称截面），0.6/1KV，[1] 如：4*(1*185)+1*95 0.6/1KV ②多芯同护套型分支电缆规格表示法：电缆芯数×标称截面-T，如：4×25-T [1] 电缆规格详细表示法 因为分支电缆包含主干电缆和支线电缆。而且两者规格结构不同，因此有两种表示方法： [1] ①将主干电缆和支线电缆分别表示， 如：干线电缆：FD-YJV-4*（1*185）+1*95 0.6/1KV [1] 支线电缆：FD-YJV-4*（1*25）+1*16 0.6/1KV 这种方法在设计时尤为简明，可以方便地表示出支线规格的不同 ②将主干电缆和支线电缆连同表示，如：FD-YJV-4 电线电缆规格 *（1*185/25）+1*95/16 0.6/1KV [1] 这种方法比较直观，但仅限于支线电缆为同一种规格的情况，无法表示支线的不同规格：
电脑各种主板USB接线方法图解 主板USB管脚接口大全 一、概述 因为每个USB接口能够向外设提供＋5V500MA的电流，当我们在连接板载USB接口时，一定要严格按照主板的使用说明书进行安装。绝对不能出错，否则将烧毁主板或者外设。相信有不少朋友在连接前置USB插线时也发生过类似的“冒烟事见“。这就需要我们能够准确判别前置USB线的排列顺序如果我们晓得USB接口的基本布线结构，那问题不是就迎刃而解了吗。 二、USB接口实物图 主机端： 接线图： VCC Data－ Data＋ GND 实物图： 设备端： 接线图： VCC GND Data－ Data＋三、市面上常见的USB接口的布线结构 这两年市面上销售的主板，板载的前置USB接口，使用的都是标准的九针USB接口，第九针是空的，比较容易判断。但是多数品牌电脑使用的都是厂家定制的主板，我们维修的时候根本没有使用说明书；还有像以前的815主板，440BX，440VX主板等，前置USB的接法非常混乱，没有一个统一的标准。当我们维修此类机器时，如何判断其接法呢？ 现在，把市面上的比较常见的主板前置USB接法进行汇总，供大家参考。(说明：■代表有插针，□代表有针位但无插针。) 1、六针双排 这种接口不常用，这种类型的USB插针排列方式见于精英P6STP－FL(REV：1.1)主板，用于海尔小超人766主机。其电源正和电源负为两个前置USB接口共用，因此前置的两个USB 接口需要6根线与主板连接，布线如下表所示。 ■DATA1+ ■DAT A1- ■VCC
■DATA2+ ■GND 2、八针双排 这种接口最常见，实际上占用了十针的位置，只不过有两个针的位置是空着的，如精英的P4VXMS(REV：1.0)主板等。该主板还提供了标准的九针接法，这种作是为了方便DIY在组装电脑时连接容易。 ■VCC ■DATA－ ■DATA＋ □NUL ■GND ■GND □NUL ■DATA＋ ■DATA－ ■VCC 微星MS-5156主板采用的前置USB接口是八针互反接法。虽然该主板使用的是Intel 430TX芯片组，但首先提供了当时并不多见的USB1.0标准接口两个，只不过需要使用单独的引线外接。由于该主板的USB供电采用了限流保护技术，所以即使我们把USB的供电线接反，也不会导致主板无法启或烧毁USB 设备的情况产生。 ■VCC ■DATA－ ■DATA＋ ■GND ■GND ■DATA＋ ■DATA- ■VCC 以下这种接口比较常见，多使用于815，或440BX较早的主板上。 ■VCC ■DATA＋ ■DATA－ ■GND ■VCC
1.前言 主板作为电脑的主体部分，提供着多种接口与各部件进行连接工作，而随着科技的不断发展，主板上的各种接口与规范也在不断升级、不断更新换代。其中比较典型的就是CPU接口，Intel方面，有奔腾、酷睿2系列的LGA 775，酷睿i7的LGA 1366接口，i5、i3的LGA 1156；AMD方面也从AM2升级到了AM2+以及AM3接口。其他如内存也从DDR升级到最新的DDR3，CPU供电接口也从4PIN 扩展到8PIN等。面对主板上如此多的接口，你都知道它们的用途吗？ 如此繁多的接口，你全都认识吗？ 在本文中，我们将对主流主板上的各种接口进行介绍，使用户能清楚、明白主板上各种接口的作用。 1、CPU接口 首先是CPU接口部分，目前PC上只有Intel和AMD两个公司生产的CPU，它们采用了不同的接口，而且同品牌CPU也有不同的接口类型。 Intel： Intel的CPU采用的是LGA 775、LGA 1366和LGA 1156这三种接口。除了酷睿i7系列采用的是LGA 1366接口，酷睿i5和i3采用的是LGA 1156，市面上其他型号的CPU都是采用LGA 775接口，可以说LGA 775仍是主流，各种接口都不兼容。在安装CPU时，注意CPU上的一个角上有箭头，把该箭头对着图中黄色圆圈的方向装即可。
Intel的LGA 775接口 Intel LGA 1366和LGA 1156接口 AMD： 2009年2月中，AMD发布了采用Socket AM3接口封装的Phenom II CPU和AM3接口的主板，而AM3接口相比AM2+接口最大的改进是同时提供DDR2和DDR3内存的支持。换句话说，以后推出的AM3接口CPU均兼容现有的AM2+平台，通过刷写最新主板BIOS，即可用在当前主流的AM2+主板（如AMD 770、780G、790GX/FX等）上，而用户也不必担心升级问题。
布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout 得以实现并验证，由此可见，布线在高速PCB 设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。 主要从直角走线，差分走线，蛇形线等三个方面来阐述。 1．直角走线 直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。 直角走线的对信号的影响就是主要体现在三个方面： 一是拐角可以等效为传输线上的容性负载，减缓上升时间； 二是阻抗不连续会造成信号的反射； 三是直角尖端产生的EMI。 传输线的直角带来的寄生电容可以由下面这个经验公式来计算： C=61W(Er)[size=1]1/2[/size]/Z0 在上式中，C 就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr 指介质的介电常数，Z0就是传输线的特征阻抗。举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量： T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。 由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数： ρ=(Zs-Z0)/(Zs+Z0) 一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到
线材基础知识编制：王志权 2006-07-01 目录线材的分类线材的结构 MARKER（印字）安规常识国标线命名规则一、线材的分类线材的分类按使用性能分类： 1、电子线 2、电源线 3、数据传输线 4、电话线 5、光纤 6、大功率电源二、线材的结构线材的结构电子线 1、电子线结构简单，只有导体和绝缘两部分组成。线材的结构电源线电源线的结构较电子线要复杂，出现了护套和充麻。在线材结构中，一般将不与导体直接接触的绝缘叫护套。充麻（PP）：辅助成型，提高线材抗拉强度。线材采用充实成型时可不使用充麻，但芯线必须经过过粉工艺处理。线材的结构数据传输线数据传输线的结构比较复杂，出现了地线、编织、铝箔和麦拉（PET 等。这些结构部分都是起到屏蔽的作用。线材的结构 RGB线缆红、绿、蓝三色同轴，常用3+4和3+5线的说法即：RGB+4芯和RGB+5芯USB线缆现阶段最常用的数据传输线，接口有A型（扁平）和B型（方口），USB版本有1.0、1.1、2.0、2.1等。版区别是传输速率从10M/SEC到480M/SEC IEEE线缆常见为1394标准线缆，传输速率可达400M/SEC DVI线缆是比较高级的数据传输线，传输速率可达1.5G/SEC 网络线最常见的局域网连接线缆，现常用的为CAT5、CAT5e、CAT6和CAT6e等。主要区别是绞距不同，还有单股和多股的区别，单股比多股传输速率高同轴线见下页详细介绍光纤略线材的结构同轴线同轴线的结构比较统一，为增强屏蔽效果会增加一层编织和护套以或增加地线。线
材的结构电话线电话线的结构比较统一，常见为导体、绝缘加护套的结构。线材的结构光纤我们公司暂没有加工光纤的能力，暂不做介绍。三、MARKER 印字）线材的印字在线材的生产过程中，很多时候要求在线材表面印字说明线材的特性，这些特性通常包括以下几个方面：线材符合的安规信息、线径、使用环境、机械性能、阻燃等级、生产商等。线材的印字 E148000 线材的印字 I/II 线材的印字 A/B 四、安规常识安规常识中国标准安规常识IEC――国际电工委员会安规常识 JIS――日本工业标准调查会安规常识安规常识安规常识五、国标线命名规则国标线命名规则* * 忠佑电子（杭州）有限公司绝缘芯线电子线结构示意图电子线的材质 1、导体：主要是裸铜（copper ,也有部分线材使用镀锡铜； 2、绝缘：主要是聚氯乙烯（PVC 电子线的区别 600V 300V 300V 300V 耐压等级 PVC PVC PVC SR-PVC 绝缘材质 0.82mm 0.70mm 0.41mm 0.23mm 绝缘厚度 105℃105℃ 80℃ 80℃耐温等级 1015 1672 1007 1061 类别电源线结构示意图电源线的芯线电源线的芯线可以有二芯和三芯等。电源线的材质 1、导体使用裸铜； 2、绝缘和护套采用PVC。数据传输线的芯线数据传输线的芯线之间可以采用平行和对绞等方式。数据传输线的材质 1、导体使用裸铜、镀锡铜、镀银铜等； 2、绝缘多使用PE，护套多采用PVC。数据传输线的屏蔽屏蔽主要是指数据传输过程中，信号之间的相互干扰。数据传输是以电流的形式在线材中进行。
DIY攒机的详细步骤过程，在《菜鸟晋级必修功课!图解Ｉｎtel电脑组装全过程》这篇文章中我们已经为大家做了详细的介绍。通过查看网友的留言，小编感觉到很多朋友对各种接口和线缆的连接方法还不是很清楚，那么这里同样以Intｅl平台为例,借助两块不同品牌的主板，对各种接口及其连接方法进行一下详细的介绍。 一、认识主板供电接口图解安装详细过程 在主板上,我们可以看到一个长方形的插槽，这个插槽就是电源为主板提供供电的插槽(如下图)。目前主板供电的接口主要有24针与2０针两种，在中高端的主板上，一般都采用24PＩN的主板供电接口设计,低端的产品一般为20PIN。不论采用24PIN和20PＩＮ，其插法都是一样的。 主板上2４ＰIN的供电接口 ? 主板上２０ＰIN的供电接口 ? 电源上为主板供电的24ＰIN接口
为主板供电的接口采用了防呆式的设计，只有按正确的方法才能够插入。通过仔细观察也会发现在主板供电的接口上的一面有一个凸起的槽,而在电源的供电接口上的一面也采用了卡扣式的设计，这样设计的好处一是为防止用户反插,另一方面也可以使两个接口更加牢固的安装在一起. 二、认识CＰU供电接口图解安装详细过程 为了给ＣPU提供更强更稳定的电压，目前主板上均提供一个给CPU单独供电的接口(有４针、6针和8针三种),如
图:? 主板上提供给CPＵ单独供电的1２Ｖ四针供电接口 电源上提供给CＰU供电的４针、6针与８针的接口
? 安装的方法也相当的简单,接口与给主板供电的插槽相同,同样使用了防呆式的设计,让我们安装起来得心应手。 ? 三、认识ＳATA串口图解ＳATＡ设备的安装 SAＴA串口由于具备更高的传输速度渐渐替代PATA并口成为当前的主流，目前大部分的硬盘都采用了串口设计,由于SＡTA的数据线设计更加合理,给我们的安装提供了更多的方便。接下来认识一下主板上的ＳＡＴA接口。 这张图片跟下面这张图片便是主板上提供的ＳATＡ接口，也许有些朋友会问,两块主板上的
机箱主板连接图解 电脑主板连接线 机箱面板的连接线插针一般都在主板左下端靠近边缘的位团置，一般是双行插针，一共有10组左右，主要有电源开关，复位开关，电源指示灯，硬盘指示灯，扬声器等插针。 1电源开关连接线 连接电源开关连接线时，先从机箱面板连线上找到标有“power sw”的两针插头，分别是白棕两种颜色，然后插在主板上标有“ pwr sw”或是“RWR”字样的插针上就可以了。 2复位开关连接线 用来热启动计算机用的。连接时，先找到标有“RESET SW”的两针插头，分别是白蓝两种颜色，然后插在主板上标有“Reset sw”或是“RSR”字样的插针上就可以了。 3电源指示灯连接线 先找到标有“Power LED”的三针插头，中间一根线空两缺，两端分别是白绿两种颜色，然后将它插在主板上标有“PWR LED”或是“P LED”字样的插针上。 提醒：电源开关连接线和复位开关连接线两处在插入时可以不用注意插接的正反问题，怎么插都可以。但由于电源指示灯边接线是采用发光二级管来显示作息的，所以连接是有方向性的。有些主板上会标示“P LED+”和“P LED-”字样，我们只要将绿色的一端对应连接在P LED+插针上，白线连接在P LED-插针上。 4硬盘指示灯连接线 先找到标有“H.D.D.LED”的两头插头，连线分别是白红两种颜色，将它插在主板上标有“HDD LED”或“IED LED”字样的插针上。插时要注意方向性。一般主板会标有“HDD LED+”、“HDD LED-”，将红色一端对应连接在HDD LED+插针上，白色插在标有“HDD LED-”插针上。 5扬声器连接线 先找到“SPEAKER”的四针插头，中间两根线空缺，两端分别是红黑两种颜色，将它插在主板上标有“PEAKER”或是“SPK”字样的插针上。红色插正极，黑色插负极。
差分信号线的原理和优缺点分析 随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能够满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。而串行总线又尤以差分信号的方式为最多。所以在这篇中整理了些有关差分信号线的设计和大家探讨下。 1.差分信号线的原理和优缺点 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。 b. 能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，如图在A-A‘的电流是从右到左，那B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消的。耦合的越紧密，互相抵消的磁力线就越多。泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differenTIal signaling）就是指这种小振幅差分信号技术。 2.差分信号的一个实例：LVDS
外科针线分类及使用 一般按针尖形状分圆形及三角形两种，按针身弯曲度分为1/4弯形、1/2弯形、3/8及直形等。手术选用缝针时，依身体组织、脏器及血管等的脆弱度，选用时必须注意针尖的锐利度及针眼的大小避免造成组织的创伤；依组织脏器部位的深浅，选用时注意缝针的弯曲角度。三角形缝针穿过组织时易撕裂组织，故多用在坚韧的结缔组织和皮肤。现在用的缝针种类很多，将目前常用的几种介绍如下： 1．圆形缝针：主要用于柔软容易穿透的组织，如腹膜、胃肠道及心脏组织，穿过时损伤小。 2．三角形缝针：适用于坚韧的组织，其尖端是三角形的，针身部分是圆形的。 3．三角形角针：针尖至带线的部位皆为三角形，用于穿透坚韧难穿透的组织，如筋膜及皮肤等。 4．金属皮夹：这种金属皮夹，装人特制钉匣内，用特制持夹钳夹住金属皮夹，多用于缝合皮肤及矫形外科。 5．无损伤缝针：这一类型的针附于缝线的两端，多用于血管吻合及管状或环形构造时，亦用于连续缝合，如肠道吻合和心脏手术时，有弯形和直形两种。 6．引线针：有手把，前端为扁圆钝弯形针尖及针身，深部组织结扎血管时使用，不易割伤，便于操作，常用于肝脏手术时。 手术缝针的型号有 5 X 12、 6 X 14、7 X 17、8 X 20、9 X 24、9 X 34、10 X 28、11X 24等。 选用以上各种类、各型号的缝针时，应选用大小不同的持针钳配搭，避免配搭不当造成针体弯曲或折断，影响手术进行。 缝线： 各种缝线在手术中为缝合各类组织和脏器，直到手术伤口愈合为止，又可结扎缝合血管，起止血作用。所有的缝线在人体组织内均为异物，都可起不良反应，只是反应大小不同而已。选用缝线最基本的原则为：尽量使用细而拉力大、对组织反应最小的缝线。各种缝线的粗细以号数与零数表明，号数越大表示缝线越粗，常用的有1#、4#、7#、10#；零数越多表示缝线越细，常用的有1／0～10/0。 1．医用丝线：分板线和团线两种。是外科广泛、基本使用的缝线。柔软强韧，容易操作。多用于缝合体内各种组织、脏器及血管等。在组织内反应小，但在体内不吸收而形成异
主板跳线说明 跳线的设置操作(图3-5) 可以通过改变跳线的不同设置来调整主板的操作。跳线将两个管脚之间短路来改变接口的功能。一般在多于2个管脚的跳线处，印刷电路板上都会丝印一个“1”字或丝印一个圆点(或三角形)以标示管脚1的位置。 一、主板跳线功能一览
二、跳线设置 jp2: jp2跳线帽短接管脚1-2时，是选择使用板载网卡；当跳线帽从管脚1-2移到管脚2-3时，表示选择不使用板载网卡。 jp3: jp3跳线帽短接管脚1-2时，是选择使用板载显卡；当跳线帽从管脚1-2移到管脚2-3时，表示选择不使用板载显卡。 jp4: chec ksum bad”按“f2”，在系统完成post后关机，将跳线帽取下，恢复到正常位置(2-3管脚短接)，cmos清除完成。 jp5: jp5跳线帽短接管脚1-2时，是选择使用板载scsi控制器，当跳线帽从管脚1-2移到管脚2-3时，表示选择不使用板载scsi控制器。
jp6: jp6跳线帽短接管脚1-2时，是设定pci-x 总线1数据传输速率为100mhz；当跳线帽从管脚1-2移到管脚2-3时，表示设定pci-x 总线1数据传输速率为133mhz。 ATTENTION：只有通过jp5跳线将板载scsi控制器禁用时jp6跳线的设置才有效。 jp7: jp7跳线帽短接管脚1-2时，是设定pci-x 总线2数据传输速率为100mhz；当跳线帽从管脚1-2移到管脚2-3时，表示设定pci-x 总线2数据传输速率为133mhz。 jp8: jp8跳线帽短接管脚1-2时，是设定pci-x 总线1数据传输为传统pci模式；当跳线帽从管脚1-2移到管脚2-3时，表示设定pci-x 总线1数据传输为pci-x 模式。 jp9: jp9跳线帽短接管脚1-2时，是设定pci-x 总线2数据传输为传统pci模式；当跳线帽从管脚1-2移到管脚2-3时，表示设定pci-x 总线2数据传输为pci-x 模式。
做了几年淘宝,发现很多客户返回来的问题件都没有问题，都是好的,所以在这里说明一下,本店发出的每一个配件都是经过严格测试的,包括各接口!如果买家收到货无法正常使用,请不要急于提出退货的要求,我们有足够的时间让您测试,找出问题的原因. 测试主板时的常见问题及解决方法：（非主板质量问题） 一、不开机（不通电） ⒈线路。看插座是否接触不良，电源是否有电 ⒉电源。换电源试 ⒊CMOS跳线跳反，或者跳线帽丢失 ⒋主板电池没电，替换一下（电池电压3V以上为正常） ⒌主板上的电源接口接触不良。用刷子加洗板水清洗一下（无洗板水就刷下算了） ⒍主板I/O芯片上有赃物，或者虚焊。轻压一下I/O 芯片上排的针脚。 ⒎主板上面有螺丝等杂务造成短路。清除后，断开电源10秒后开机 ⒏开机跳线选择错误。请仔细观察，多次测试，点错了不会烧东西 ⒐其他配件有问题引起。不插任何配件开机测试
⒑有些Intel原装主板不插CPU不开机，硕太克以及类似主板不插显卡不开机 二、能开机（通电）但是插检测卡代码无显示，或者显示FF/00并且不跑动 ⒈P4电源接口（4针）没有插 ⒉CMOS没有放电。恢复出厂设置 ⒊外频跳线错误或跳线冒丢失或者接触不良。 ⒋CPU与主板的CPU座接触不良，取下来重新插一下 ⒌检测卡与主板接触不良或者检测卡兼容性不好，造成是其他问题（比如内存）而无法判断 ⒍主板与CPU不兼容。换CPU试 ⒎其他配件故障引起。只插CPU测试，其他配件先不插 ⒏电源不行 三、检测卡显示C0、C1、C3、d3、d4、d5等等（代码只跑2-3下就停） ⒈内存未插好，或者金手指氧化。用橡皮擦擦下内存金手指然后再重新插入 ⒉内存槽灰尘多或者氧化。用刷子加洗板水清洗一下（无洗板水就刷下算了） ⒊内存不行或者不兼容，换内存试。内存挑板为常见
设计规则1 我们处理差分信号的第一个规则是：走线必须等长。有人激烈地反对这条规则。通常他们的争论的基础包括了信号时序。他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。 因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。同时假设走线长度完全相等，信号严格大小相等且极性相反。因此，没有通过地的返回电流。但是，尽管如此，平面层上存在一个感应电流！ 任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。这种机制与串扰的机制完全相同。这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。 但这不是返回电流。所有的返回电流已经抵消了。因此，这纯粹是平面上的耦合噪声。问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？记住，我们有两根走线，其信号大小相等极性相反。其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。平面上这两个耦合电流大小相等（假设其它方面设计得很好）。因此电流完全在差分走线下方的一个环路中流动（图3）。它们看上去就像是涡流。耦合电流在其中流动的环路由（a）差分线自身和（b）走线在每个端点之间的间隔来定义。 设计规则2 现在EMI 与环路面积已是广为人知了3。因此如果我们想控制EMI，就需要将环路面积最小化。并且做到这一点的方法引出了我们的第二条设计规则：将差分线彼此靠近布线。有人反对这条规则，事实上这条规则在上升时间较慢并且EMI 不是问题时并不是必须的。但是在高速环境中，差分线彼此靠得越近布线，走线下方所感应的电流的环路就越小，
外科针线分类及使用 般按针尖形状分圆形及三角形两种，按针身弯曲度分为 1/4弯形、1/2弯形、3/8及 依组织脏器部位的深浅， 选用时注意缝针的弯曲角 故多用在坚韧的结缔组织和皮肤。现在用的缝针种 1 ?圆形缝针：主要用于柔软容易穿透的组织，如 腹膜、胃肠道及心脏组织，穿过时损 伤小。 2?三角形缝针：适用于坚韧的组织，其尖端是三角形的，针身部分是圆形的。 3?三角形角针：针尖至带线的部位皆为三角形，用于穿透坚韧难穿透的组织，如筋膜 及皮肤等。 4. 金属皮夹：这种金属皮夹，装人特制钉匣内，用特制持 夹钳夹住金属皮夹，多用于 缝合皮肤及矫形外科。 5?无损伤缝针：这一类型的针附于缝线的两端，多用于血管吻合及管状或环形构造时， 亦用于连续缝合，如肠道吻合和心脏手术时，有弯形和直形两种。 6?弓I 线针：有手把，前端为扁圆钝弯形针尖及针身，深部组织 结扎血管时使用，不易 割伤，便于操作，常用于肝脏手术时。 手术缝针的型号有 5 X 12、6 X 14、7 X 17、8 X 20、9 X 24、9 X 34、10 X 28、 11X 24 等。 选用以上各种类、各型号的缝针时，应选用大小不同的持针钳配搭， 避免配搭不当造成针体 弯曲或折断，影响手术进行。 缝线： 各种缝线在手术中为缝合各类组织和脏器， 直到手术伤口愈合为止，又可结扎缝合血管， 起止血作 用。所有的缝线在人体组织内均为异物， 都可起不良反应，只是反应大小不同而已。 选用缝线最基本的原则为：尽量使用细而拉力大、对组织反应最小的缝线。各种缝线的粗细 以号数与零数表明，号数越大表示缝线越粗，常用的有 1#、4#、7#、10# ;零数越多表示缝 线越细，常用的有 1/0?10/0。 1 ?医用丝线：分板线和团线两种。是外科广泛、基本使用的缝线。柔软强韧，容易操 直形等。手术选用缝针时，依身体组织、 脏器及血管等的脆弱度， 选用时必须注意针尖的锐 利度及针眼的大小避免造成组织的创伤; 度。三角形缝针穿过组织时易撕裂组织, 类很多，将目前常用的几种介绍如下：
各种主板跳线说明 作者：遐想网络文章来源：遐想网络点击数：39243 更新时间：2006-1-5 【前置USB与音频的说明】 机箱前置USB/音频线如何与主板进行连接，对于一些新手有一定难度，要知道一旦接线出错，轻则无法使用USB和音频设备，重则烧毁USB设备或主板。 §机箱前置USB接线的定义 首先还是了解一下机箱上前置USB各个接线的定义。通常情况下，红线：电源正极（接线上的标识为：+5V或VCC）、白线：负电压数据线（标识为：Data-或USB Port -）、绿线：正电压数据线（标识为：Data+或USB Port +）、黑线：接地（标识为：GROUND或GND）。某些机箱厂商基于其本身的工艺设计要求，信号线的颜色会与上面介绍的不尽相同，而且考虑到与主板接线的方便性、准确性、通用性，有的机箱厂商将USB线做到一个模块上（诸如银河5GNO1、5GNO2、B01机箱，Lite-OnG525E机箱，嘉田5208机箱等），有的机箱厂商考虑到USB线与主板连接时的通用性，则将信号线进行分散并对每一根信号线作以标识（诸如爱特立机箱、富士康机箱、永阳YY5601机箱等），这样为了适应很多类型的USB接口（以下介绍）。但无论机箱的USB线如何定义，只要明白主板上前置USB接口的每一根针是如何定义的，就不会将USB 线接错！ §主板USB针脚的定义 下面再来看一下主板上的USB针脚定义，虽然目前各品牌主板上扩展的USB针脚定义各不相同，但不外乎以下几大类型与接线方法： 第一类：8针型 该类型的针脚是1999年以前生产的主板所用，不过目前少数P4级（低档）主板也有采用这种类型的针脚。通常接线方法：将红线插入USB针脚1与针脚2，余下接线按Data-、Data +、GROUND顺序分别插入余下USB针脚（见图一），第二种接线方式是与第一组接线正好相反（见图二）。
华硕主板接线方法 2009-01-19 09:45 华硕主板接线方法 很多朋友装机的时候会优先考虑华硕的主板，但是华硕的主板接线的规律一般和前一页我们讲到的不太一样，但是也非常具有代表性，所以我们在这里单独提出来讲一下。 非太平洋网图片，内容及服务网络与本站无关
非太平洋网图片，内容及服务网络与本站无关 上图就是华硕主板这种接线的示意图（红色的点表示没有插针），实际上很好记。这里要注意的是有些机箱的PLED是3Pin线的插头，但是实际上上面只有两根线，这里就需要连接到3Pin的PLED插针上，如上图的虚线部分，就是专门连接3Pin的PLED插头的。 下面我们来找一下这个的规律。首先，SPEAKER的规律最为明显，4Pin在一起，除了插SPeaker其他什么都插不了。所以以后看到这种插针的时候，我们首先确定SPeaker的位置。然后，如果有3Pin在一起的，必然是接电源指示灯，因为只有电源指示灯可能会出现3Pin；第三，Power开关90%都是独立在中间的两个Pin，当然也可以自己用导体短接一下这两个pin，如果开机，则证明是插POWER的，旁边的Reset也可以按照同样的方法试验。剩下的当然是插硬盘灯了，注意电源指示灯和硬盘工作状态指示灯都是要分正负极的，实际上插反了也没什么，只是会不亮，不会对主板造成损坏。 ● 其他无规律主板的接线方式：
非太平洋网图片，内容及服务网络与本站无关 除了前面我们讲到的，还有一些主板的接线规律并不太明显，但是这些主板都在接线的旁边很明显的标识除了接线的方法（实际上绝大多数主板都有标识），并且在插针底座上用颜色加以区分，如上图。大家遇到这样主板的时候，就按照标识来插线就可以了。 看到现在，相信你已经明白了装机员用钥匙开机的秘密了吧，实际上也就是POWER相应的插针进行短接，很简单。 ●前置USB 前置USB的接线方法实际上非常简单，现在一般的机箱都将前置USB的接线做成了一个整体，大家只要在主板上找到相应的插针，一起插上就可以了。一般来说，目前主板上前置USB的插针都采用了9Pin的接线方式，并且在旁边都有明显的USB 2.0标志。
什么是差分信号？ 一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。在某些系统里，系统'地'被用作电压基准点。当'地'当作电压测量基准时，这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。 另一方面，一个差分信号作用在两个导体上。信号值是两个导体间的电压差。尽管不是非常必要，这两个电压的平均值还是会经常保持一致。我们用一个方法对差分信号做一下比喻，差分信号就好比是跷跷板上的两个人，当一个人被跷上去的时候，另一个人被跷下来了- 但是他们的平均位置是不变的。继续跷跷板的类推，正值可以表示左边的人比右边的人高，而负值表示右边的人比左边的人高。0 表示两个人都是同一水平。 图1 用跷跷板表示的差分信号 应用到电学上，这两个跷跷板用一对标识为V+和V-的导线来表示。当V+>V-时，信号定义成正极信号，当V+ 常见的电缆电线种类及工程知识 1、常用的电线、电缆按用途分有哪些种类？ 答：按用途可分为裸导线、绝缘电线、耐热电线、屏蔽电线、电力电缆、控制电缆、通信电缆、射频电缆等。 2、绝缘电线有哪几种？ 答：常有的绝缘电线有以下几种：聚氯乙烯绝缘电线、聚氯乙烯绝缘软线、丁腈聚氯乙烯混合物绝缘软线、橡皮绝缘电线、农用地下直埋铝芯塑料绝缘电线、橡皮绝缘棉纱纺织软线、聚氯乙烯绝缘尼龙护套电线、电力和照明用聚氯乙烯绝缘软线等。 3、电缆桥架适合于何种场合？ 答：电缆桥架适用于一般工矿企业室内外架空敷设电力电缆、控制电缆，亦可用于电信、广播电视等部门在室内外架设。 4、电缆附件有哪些？ 答：常用的电附件有电缆终端接线盒、电缆中间接线盒、连接管及接线端子、钢板接线槽、电缆桥架等。 5、什么叫电缆中间接头？ 答：连接电缆与电缆的导体、绝缘屏蔽层和保护层，以使电缆线路连接的装置，称为电缆中间接头。 电缆的型号由八部分组成： 一、用途代码－不标为电力电缆，K为控制缆，P为信号缆； 二、绝缘代码－Z油浸纸，X橡胶，V聚氯乙稀，YJ交联聚乙烯 三、导体材料代码－不标为铜，L为铝； 四、内护层代码－Q铅包，L铝包，H橡套，V聚氯乙稀护套 五、派生代码－D不滴流，P干绝缘； 六、外护层代码 七、特殊产品代码－TH湿热带，TA干热带； 八、额定电压－单位KV 有关电缆型号的问题 1、SYV：实心聚乙烯绝缘射频同轴电缆 2、SYWV(Y)：物理发泡聚乙绝缘有线电视系统电缆，视频（射频）同轴电缆（SYV、SYWV、SYFV）适用于闭路监控及有线电视工程 SYWV（Y）、SYKV 有线电视、宽带网专用电缆结构：（同轴电缆）单根无氧圆铜线+物理发泡聚乙烯（绝缘）+（锡丝+铝）+聚氯乙烯（聚乙烯） 3、RVV护套线、RVVP屏蔽线信号控制电缆适用于楼宇对讲、防盗报警、消防、自动抄表等工程 RVVP：铜芯聚氯乙烯绝缘屏蔽聚氯乙烯护套软电缆电压300V/300V 2-24芯 用途：仪器、仪表、对讲、监控、控制安装 4、RG：物理发泡聚乙烯绝缘接入网电缆用于同轴光纤混合网（HFC）中传输数据模拟信号 5、KVVP：聚氯乙烯护套编织屏蔽电缆用途：电器、仪表、配电装置的信号传输、控制、测量 6、RVV（227IEC52/53）聚氯乙烯绝缘软电缆用途：家用电器、小型电动工具、仪表及动力照明 7、AVVR聚氯乙烯护套安装用软电缆常见的电缆电线种类及工程知识
相关主题
文本预览