文档之家
首页
教学研究
幼儿教育
高等教育
外语考试
建筑/土木
经管营销
自然科学
当前位置:
文档之家
›
同步时序逻辑电路的设计方法-PPT精品文档
同步时序逻辑电路的设计方法-PPT精品文档
格式:ppt
大小:1.07 MB
文档页数:26
下载文档原格式
下载原文件
/ 26
下载本文档
合集下载
下载提示
文本预览
1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
∧ ∧
Q3 Q2 Q1 Q0
Q3Q 2 Q1Q 0 D/U
RCO
74191(1) EN
M AX/M IN
CP
LD D 3 D2 D1 D 0
D/U EN
计数脉冲
LD
15
(3)用计数器的输出端作进位/借位端
有的集成计数器没有进位/借位输出端,这时可根据具体情况, 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。
状态转换表
S0
S1
S2
S4
S3
2
(3)选择触发器。选用JK触发器。
Qn1JQnKQn
(4)求各触发器的驱动方程和进位输出方程。 画出电路的次态卡诺图。
Q1nQn0
Q2n
0
00 001
01 010
11 10 100 011
1 000 × × ×
3
将电路的次态卡诺图进行分 解,并将由这些卡诺图化简得 到的状态方程化为JK触发器
解: (1)根据设计要求,设定状态::
S0——初始状态或没有收到1时的状态; S1——收到一个1后的状态; S2——连续收到两个1后的状态; S3——连续收到三个1(以及三个以上1)后的状态。
7
(2)根据题意可画出原始状态图:
(3)状态化简。
观察上图可知,S2和S3是 等价状态,所以将S2和S3合 并,并用S2表示,得简化状 态图:
X 00 0 0 × 10 0 1 ×
10
根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图:
各触发器的次态和输出卡诺图
D1 Q1nQ0n00 01 11 10 X 00 0 0 × 10 1 1 ×
D 0 Q1nQ0n00 01 11 10 X 00 0 0 × 11 1 1 ×
D1 = X Q0n
同步时序逻辑电路的设计方法
逻辑抽象,得出电路的状态转换图或状态转换 表;
状态化简; 状态分配; 选定触发器的类型,求出电路的状态方程、驱
动方程和输出方程; 根据得到的方程式画出逻辑图; 检查设计的电路能否自启动。
1
例 设计一个同步5进制加法计数器 (1)根据设计要求,设定状态, 画出状态转换图。该状态图不须化简。 (2)状态分配,列状态转换编码表。
本例选用2个D触发器。
0/0 X/Y
Q1Q0
0/0
00
1/0
0/0
01 1/0
11 1/1
图编6码.5后.9的状例态图6.5.2编码后的状态图
9
(6)求出状态方程、驱动方程和输出方程。
列出D触发器的驱动表、画出电路的次态和输出卡诺图。
触发器的次态和输出卡诺图
由输出卡诺图可得电路的输出方程:
Y Q1nQ0n00 01 11 10
由各驱动卡诺图可得电路的驱动方程:
D0= X
11
(7)画逻辑图。 根据驱动方程和输出方程,画出逻辑图。
Q1
Q0
Y&
Q 1D & C1
∧ ∧
Q 1D
X
C1
CP
(8)检查能否自启动。
0/0
X/Y
Q1Q0
00 0/0
10
0/0 1/0 0/0 1/1 1/1
01 1/0
11
来自百度文库
12
集成计数器的应用
1.计数器的级联
ET EP
RD LD D3 D2 D1 D 0 CP
1
1 计数脉冲
清零脉冲
14 14
(2)异步级联
例:用两片单时钟4位二进制可逆计数器74191采用异步级联 方式构成8位二进制异步可逆计数器。
Q7 Q6 Q5 Q4
Q3Q 2 Q1Q 0 D/U
RCO
74191(2) EN
M AX/M IN
CP
LD D 3 D2 D1 D 0
(1)同步级联。 例:用两片4位二进制加法计数器74161采用同步级联方式构成的8位
二进制同步加法计数器,模为16×16=256。
Q7 Q6 Q5 Q4
Q3Q 2Q1Q 0
RCO 74161(2)
ET EP
RD LD D3 D2 D1 D 0 CP
1
∧ ∧
Q3 Q2 Q1 Q0
Q3Q 2Q1Q 0
RCO 74161(1)
4
再画出输出卡诺图 可得电路的输出方程:
Y
Qn2
Q1nQn000 00
01 0
11 0
10 0
(5) 将各驱动方程与输出方程归纳如下: 1 1 × × ×
∧ ∧ ∧
(6)画逻辑图。
Q2
Q1
Q0
Y 进位输出
Q 1J & C1
1K
Q 1J C1
1K
Q 1J C1 1K
CP
5
(7)检查能否自启动
利用逻辑分析的方法画出电路完整的状态图。
Q n1 1
10
× ××
Q n1 0
Q 2 n 1 Q 0 n Q 1 n Q 2 n J Q 2 n K Q 2 n J Q 0 n Q 1 n ,K 1 Q 1 n 1 Q 0 n Q 1 n Q 0 n Q 1 n J Q 1 n K Q 1 n J K Q 0 n Q 0 n 1 Q 0 n Q 2 n J Q 0 n K Q 0 n J Q 2 n ,K 1
Q2Q1Q0 /Y
111
/1 000 /0
110
101
/1 /1
001 /0 010
/1
/0
100
/0 011
可见,如果电路进入无效状态101、110、111时,在CP脉冲作用下, 分别进入有效状态010、010、000。所以电路能够自启动。
6
例 设计一个串行数据检测器。该检测器有一个输入端X,它的 功能是对输入信号进行检测。当连续输入三个1(以及三个以上1) 时,该电路输出Y=1,否则输出Y=0。
例:如用两片74290采用异步级联方式组成的二位8421BCD码十进 制加法计数器。
模为10×10=100
十位输出 Q3 Q2 Q1 Q0
Q3Q 2Q1Q 0 CP1
74290(2) CP2
R0(1) R0(2) R9(1) R 9(2)
Q2n0Q1nQ0n00010
特性方程的形式:
01 11 10 010 100 011
1 000 × × ×
Qn1Qn000 01 11 10
Qn2
0
0
0 10
10
× ××
Q n1 2
Qn1Qn000 01 11 10
Qn1Qn000 01 11 10
Qn2
0
0
1
0
1
Qn2
0
1
0 01
10
× ××
0/0
S0 X/Y 0/0 S
S3 1/1
0/0 1/0 0/0 1/1
S1 1/0
S2
0/0
X/Y S
0/0
S0
1/0
0/0
1/1
S1 1/0
S2
8
(4)状态分配。
该电路有3个状态,可以用2位二进制代码组合(00、01、10、11)中的 三个代码表示。本例取S0=00、S1=01、S2=11。
(5)选择触发器。
相关主题
同步时序逻辑电路
时序逻辑电路的分析
时序逻辑电路ppt
时序逻辑电路的设计
文档推荐
第06章时序逻辑电路习题解讲课讲稿
页数:40
时序逻辑电路设计PPT课件
页数:10
时序逻辑电路设计ppt课件
页数:28
时序逻辑电路 课件
页数:52
§6 时序逻辑电路78页PPT
页数:78
第6章 时序逻辑电路[可修改版ppt]
页数:82
时序逻辑电路ppt课件
页数:27
《时序逻辑电路》PPT课件
页数:71
《时序逻辑电路》PPT课件
页数:71
时序逻辑电路PPT课件
页数:71
最新文档
仲景方“厚朴一尺”剂量考
别告诉我你会用WORD--据说,80%以上的人看了这个,都相见恨晚,你会么
四川省雅安中学2012-2013学年高三上期1月考试题语文试题
14年贵州政法干警文化综合政治备考:诗句中的哲学原理
陕西省渭南市希望高级中学2015届高三地理模拟考试试题(二)(扫描版)
神经内科科室发展建议精编
三支一扶培训心得总结范文
AC-20型沥青混合料生产配合比
晋城二小网上祭英烈活动简讯
6 施工组织设计(正文)