八人抢答器数电实验报告
- 格式:doc
- 大小:190.50 KB
- 文档页数:10
中国矿业大学信电学院
实验报告
课程名称成绩
实验名称班级
姓名学号同组人实验台号实验日期
教师签字
实验原始记录
专业、班级姓名同组人课程名称实验名称
实验记录:
实验日期任课教师
八人抢答器电路的设计与实现
一、实验目的
培养综合运用数字电子技术知识进行简易数字电子系统设计,及利用EWB软件进行仿真的能力。培养我们同学对于各种电路的设计能力,提高同学们的兴趣。
二、实验要求
设计一个功能完整、实用的简易八人抢答器,并在计算机上完成电路仿真。
三、八人抢答器设计任务与要求
1、可容纳8组参赛的数字式抢答器。
2、电路具有第一抢答信号的鉴别与保持功能。
3、抢答优先者声光提示。
4、回答计时与计分。
四、实验原理框图
该抢答器结构组成如下图所示。
分析电路:(1)抢答器部分:
该部分的原理:
主持人控制开关space清零开关,该开关控制着D触发器的异步置零端,主持人开关接地的时候,触发器清零,所有灯都熄灭。然后抢答开始,选手可以使用自己的开关,假如是A选手抢答,A就应该领先于其他选手将开关接地,然后相当于或非门的状态是由0到1,产生上升沿脉冲,触发器的输出Q状态和D相同,由于D始终接的都是高电平,所以A开关接地的时候,A对应的指示灯亮。而通过A选手控制的D触发器输出端Q状态为1,则其他或非门输出始终是0,其他人抢答将无效。
所有选手的开关接在一个8输入端与门的输入端上,使得有一个选手将开关接地的时候,与门的输出就会是0.
分析电路:(2)555定时器提供秒脉冲部分:
该部分的原理:
由上部分的与门输出端给555提供低电平0,555定时器提供CP脉冲,它的各个引脚功能如下:
1脚:外接电源负端VSS或接地,一般情况下接地。
8脚:外接电源VCC,双极型时基电路VCC的范围是4.5 ~ 16V,CMOS 型时基电路VCC的范围为3 ~ 18V。一般用5V。
3脚:输出端Vo
2脚:低触发端
6脚:TH高触发端
4脚:是直接清零端。当此端接低电平,则时基电路不工作,此时不论TR、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。
5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。
7脚:放电端。该端与放电管集电极相连,用做定时器时电容的放电。
在1脚接地,5脚未外接电压,两个比较器A1、A2基准电压分别为的情况下,555时基电路的功能表如表1示。
表1
清零端高触发端TH 低触发端Q 放电管T 功能
0 x x 0 导通直接清零
1 0 1 x 保持上一状
态保持上一状态
1 1 0 x 保持上一状
态保持上一状态
1 0
1 0
1
1
导通
截止
置1
清零
下图为用555定时器设计的多谐振荡器的电路图及其电路产生的波形。
由多谐振荡器原理,结合上图可知其振荡周期T=T1+T2。T1为电容充电时间,T2为电容放电时间。
电路图中所示,C=10uF,R1=72.14KΩ,R2=30.54KΩ
则带入数据计算可得,矩形波的振荡周期T=0.93254s约等于1s。分析电路:(3)计时器部分:
该部分的原理:
这部分通过两个数码管显示某选手回答问题的时间,当有选手开始回答时,选手开关接地,555定时器可以开始工作,给该60进制计数器提供脉冲,使其开始计数,当选手停止回答问题,选手将开关接高电平,555定时器停止工作,计数器也不再处于计数状态。假如选手回答问题的时间超过30秒,超时警告灯亮,并且蜂鸣器响,作为警告。
另外介绍译码显示电路(数码管)的接线方法:
本计数器由两个10进制计数器构成60进制计数器,右边的10进制计数器作为个位,左边的10进制计数器作为十位。输入端全部接地,计数开始循环一周后通过置位法自动进行归00,之后再继续循环计数。
分析电路:(4)计分器部分:
主持人控制开关[1],当选手回答正确的时候,主持人将开关接高电平,给对应的74LS160提供上升沿脉冲,然后该计数器对应的数码管加1,然后主持人控制的加分开关再置回低电平。每个加计数器的ET、EP与LOAD’接非门输出端,而每个非门的输入端接选手开关处,使得选手回答问题时候出于低电平,会给对应的加计数器这三个端口提供高电平,是对应加计数器工作。
74ls160的引脚接线方法及引脚功能如下:
五、器件清单列表:
元件清单
元件序号主要参数数量备注
1 8个D触发器
2 10个同步十进制加计数器
3 1个4输入端与非门
4 1个8输入端与门
5 8个8输入端或非门
6 8个非门
7 10个双掷开关
8 2个蜂鸣器
9 10个数码管
10 2个2输入端与门
11 1个3输入端或门
12 9个小灯泡
13 1个555定时器
14 30.54KΩ1个电阻
15 72.14KΩ1个电阻
16 10uF 1个电解电容
17 10nF 1个电容器
18 1个8输入端或门
19 1个电源
六、综合设计实验总结
设计小结
本次数字电子技术实验为创新研究型综合设计实验,旨在培养我们的综合运用数字电子技术进行简易数字设计的能力,同时提到高我们对EWB软件综合运用的能力。
由于我们已经做过三人抢答器以及计数器实验,因此我在此基础上选择课题为《八人抢答器》。课题所涉及到的有关理论知识和实现器件几乎全部来源于课本知识的扩展及应用,抢答器包含的四部分:抢答器(D触发器构成)、CP脉冲(555定时器构成)、计时部分(74LS160构成)、记分部分(74LS160构成),其设计思想来源于对理论知识的提高运用,在设计过程中,我查阅课本及课外资料,更进一步加深了对课本相关重点知识点的理解,进一步发现了自己理论知识的不足。
我觉得本次设计印象最深刻的是计分部分的设计,最初方案是主持人要用八个开关控制八个抢答的加分,开关多,利用率低,同时违背了老师一直强调的电子设计的最佳方案是用最少的元件实现需要的功能的原则,同时主持人控制开关太多,失去了电子产品操作简单、智能的要求。思考很久,最后用一个开关和相应连接非门实现了单个开关控制所有人的加分的功能,我觉得无论在结果还是设计过程,计分部分的改进让我收获最多。
不足与思考
当然,本次设计还有不足的地方,例如,由于当前我的知识能力限制,设计存在暂时不能将加计数器改为减计数器,计时部分不能记忆时间等缺陷,在以后进一步学习相关知识后,还要对自己设计的产品进行改进,以进一步实现所设计产品的智能化、实用化。
感悟与建议
本次设计在和同学合作的基础上,花费五个多小时完成,当看到一根根导线连接成的设计方案初步实现预想目标时,心里有说不出的激动,过程虽艰苦,结果令人很是欣慰,也希望在今后的专业学习中,学院老师能够多鼓励、多提供给我们类似的锻炼机会,我觉得通过这种方式,我们收获的不仅知识,更重要的是主动学习与创新的能力的提高。