高速数字电路中信号反射的分析及解决方案

图" !,-(!! (4,-
&’! 时 " 电路板上的信号导线就会呈现出传输线效
应 "整 个 系 统 为 分 布 式 系 统 "此 时 这 种 电 路 即 为 高 速电路 $ 当前 "电子系统与电路全面进入高速 % 高频 设计领域 $ 随着 () 工艺的不断提高 " 驱动器的上升 沿和下降沿由原来的十几 *+ 减小到几 *+" 有的甚 至达到 ,+ 量级 $ 这时必须要考虑由传输线效应引起 的信号完整性反射噪声问题 " 这已经成为高速数字 电路设计中的一个主要问题 $
图!
并联端接匹配示意图

&(!
串联端接 串行端接匹配技术是在源端的终端匹配技术 ’ 由
*++ 来 提 高 驱 动 器 的 能 力 ( 匹 配 电 阻 值 通 过 6?@ABC?:D 软件中的终端向导功能寻找最佳的端接
电 阻 值 (最 终 确 定 端 接
*AB21+GRS’*TU1V FWW;A2S’J4* 6FB17F:2GRS!:;TU1V UARG?S4J444:;A+
童 智 勇 ! 韩 月 秋 9 基 于 @4@) 模 型 的 仿 真 分 析 在 高 速 U)A 系统设计中的应用 0729 电子技术应用 !-/// !1- "1!.1%9 王 庄 昕 ! 汪 至 中 9 高 速 电 路 设 计 中 的 终 端 匹 配 技 术 0729 北 良 !张 涌 9 有效设计阻抗匹配电路改善数字电路信 方交通大学学报 !-//- !-& )$ ("5-.5&9 号传输的完整性 0729 电测与仪表 !-//& !- "!5.$!9
第 .. 卷第 " 期 &##1 年 " 月
中国测试技术
)2(34 5647896563: :6)23’;’<=
>?@A.. 3?B" CD*B&##1
高速数字电路中信号反射的分析及解决方案
毕
摘
明 ! 陈光礻 瑀! 谢永乐
! 电子科技大学自动化工程学院 " 四川 成都 !"##$%# 要 ! 随着微电子技术的不断发展 - 在数字系统设计中系统工作频率不断增加 " 高速器件的使用越来越广泛 $ 对信
)
@+0 上的传输线
图%
串联端接匹配示意图
. 高速数字测试模块设计中的反射噪声问题
高速数字测试模块采用 *,- 总线结构 ( 该仪器 具备 /& 路独立产生激励信号和采集响应数据的能
E-- <BF 到 前 面 板 859 接
头的时钟走 线进行仿真’
图. % 0& 匹配后的 8)95 信号 使用并联端接匹配前后仿真对比
在 设 计 中 ( 通 过 6?@ABC?:D 软 件 对 *1B2AD E--
<BF 与 8)95 之间未匹配的信号进行 仿真 ( 如图 .
驱动器
# $"% 上的传输线
终端
%G & 所示 ’ 虽然没有过冲 (振铃之类的影响 (但是由于 反射使高电平降低到 $H&!I* ( 而 8)95 芯片要求最 低输入高电平为 ’J#* (这显然不满足要求 ’ 因此采用并 联 端 接 匹 配 ( 将 终 端 电 阻 ) 接 到
&
结束语
在高速电路设计中 ! 信号反射是最常见的信号
完整性问题 ! 往往对整个系统的性能产生许多难以 预料的影响 * 因此对信号反射问题的分析在高速电
) F( 未经优化的 XJBXV 仿真结果
:><=;XFJZ1:+O;[ BWWR>=Z/9/: GB<;\BK=FJZ1/KR+O;[ O>JFHZ/9///KR>X
"
引
言
间 的 串 扰 ’电 源 和 地 分 配 中 的 轨 道 塌 陷 ’电 磁 干 扰 和辐射 $ 在这里主要讨论单一网络的信号反射噪声 问题 $
通常所说的高速数字电路是指电路的频率达 到或超过一定数值 " 而且工作在这个频率之上的电 路已经占到整个电子系统一定的份量 $ 实际上 " 判 定一个电路是否为高速电路并不能只从信号的频 率去考虑 " 当信号的传输延迟大于信号上升时间的
关键词 ! 高速 ’ 信号完整性 ’ 反射 ’2K,EG@K*L ’ 仿真 $ 中图分类号 !:/&1% 文献标识码 !4 文章编号 !"!1&M%NO%"&##1 ##"M##NNM#.
!"#$%&’& (") *+&,$-.’," ,/
&’0"($ *+/$+1.’," ’" 2’02 &3++) )’0’.($ 1’*1-’.
!""
&($
并联端接 并联端接匹配是最简单的阻抗匹配技术 ( 通过
一个电阻 ) 将传输线的末端接到地或者接到 *++ ( 如图 ! 所示 ’ 在数字电路设计中 ( 返回通路上吸收 的电流通常都大于电源上提供的电流 ’ 将终端匹配 到 *++ 可以提高驱动器的能力 ( 而将终端匹配到地 则可以提高地上的吸收能力 ’
路设计中的作用举足轻重 ! 只有解决好这个问题 ! 高速系统才能准确 % 稳定地工作 *
参考文献
012 0#2
曾
峰 ! 候 亚 宁 ! 曾 凡 雨 " 印 制 电 路 板 )AM4 ( 设 计 与 制 作
0E2" 北京 " 电子工业出版社 !#//#" GBNF<O P" 7BQKRBK !EF<=;K 3<FQFS"G;TQ .RI>>O U;T;=FJ U>R;TK F GFKOLBBV BW 4JFXV EFT;X 0E2"A<>K=;X> GFJJ! 155!"
<FNAB<=
’I 位地址线 #! 位数据线 Q 位控制线
*,消 息 基 接 口
!./K!#!>12 同步 8)95 -8/’6C<!./#!
图& 高速数字测试模块结构图
可以看到 ( 系 统中采用了 一片 !./ !#!012 ( 时 钟 频率为 !34567 的同步 8)95 ( 上升时间不到 ’:; $ 另外 ( 功能接口部分信号频率虽然只有 !4567( 但 是经布局后估算传输线上的时延大于信号上升时 间 的 !4" ( 此 时 由 反 射 引 起 的 噪 声 会 影 响 电 路 功 能 ( 必须加以控制 ’ 因此在 <=> 设计中必须采取有 效的措施来解决信号完整性的反射噪声问题 ( 否则 整个设计将面临失败的危险 ’
万方数据
第 !! 卷第 " 期
毕
明等 " 高速数字电路中信号反射的分析及解决方案
1/1
:><=;XFJZ1:+O;[ BWWR>=Z/9/: GB<;\BK=FJZ1/KR+O;[ O>JFHZ/9///KR>X
阻等于传输线的特征阻抗 %/!! 从而在源端消除反 射 ! 仿真结果如图 & )L( 所示 * 通过仿真结果可以看 出 !时钟的信号质量得到了明显的改善 *
连接在驱动器输出端和信号线之间的一个电阻组成 ( 如图 % 所示!这种匹配技术的优点是只为驱动器加入 了一个电阻元件 (因此相对于其它类型的电阻匹配技 术来说匹配电阻的功耗是最小的 (它没有为驱动器增 加任何额外的直流负载 (并且也不会在信号线与地之 间引入额外的阻抗 ’ 此种技术在 *,- 接口设计(功能 部分端口电路 (时钟电路上都有所运用’
万方数据
’44
中国测试技术
!""# 年 $ 月
须运用以下 % 个重要的设计因素 !"$# 使用可控阻 抗的互连线 $%! & 使用合理的布线拓扑结构 ’ "%& 对 传输线进行阻抗匹配 ’
力 ( 通过编程使激励和响应之间建立起因果关系 ( 可大大提高测试系统的自动化程度 ’ 整个硬件系统 的结构如图 & 所示 ’
) L( 优化后的 XJBXV 仿真结果 图& 使用串联端接匹配前后仿真对比
0!2 0$2 0%2 0&2 0’2
张 海 风 "GHI><JHK? 仿 真 与 AM4 设 计 0E2" 北 京 " 机 械 工 业 出版社 !-//%"
Y<;X 4BTF=;K9 );TKFJ @K=>T<;=HZ);KIJ;W;>O0E2"A<>K=;X> GFJJ! -//$"
驱动器 终端
.’! 的 电 阻 ’
在采用了并 联端接匹配 后高电平提 高 到 !(&.I* ( 如图 . 所示’ 满足了电平 匹配要求 ’ 此外(还 选取从 *1B2AD
% G& 未匹配的 8)95 信号
*AB21+GRS’*TU1V FWW;A2S’J4* 6FB17F:2GRS!:;TU1V UARG?S4J444:;A+
号进行完整性分析已经成为高速数字电路设计中的一个必要环节 $ 针对高速数字电路设计存在的信号完整性反射 噪 声 问 题 " 首 先 从 理 论 上 分 析 了 信 号 反 射 产 生 的 原 因 及 解 决 方 法 " 然 后 以 高 速 数 字 测 试 模 块 为 例 " 利 用 5E*F?G
<GD,HIJ+ 公司的 2K,EG@K*L 软件进行仿真验证 " 以达到在设计阶段消除反射噪声的目的 $
功 能 部 分 接 口 电 平 变 化
&
端接匹配技术
在高速数字系统中 ( 传输线上阻抗不匹配会引
!456P 信号
*1B2ADE" <BF L<M9
内嵌
LO= 数据通道 !4456P 时钟
起信号反射 ( 减小和消除反射的方法是根据传输线 的特性阻抗在其发送端或接收端进行终端阻抗匹 配 ( 从而使源反射系数或负载反射系数为零 ’ 传输 线的端接通常采用两种策略 ! %’&使负载阻抗与传输线阻抗匹配 (即并行端接$ %!& 使源阻抗与传输线阻抗匹配 ( 即串行端接 ’ 上述两种端接策略各有其优缺点 ( 以下就简要 介绍这两类主要的端接方案 ’
路中由互连线引起的所有问题 $ 它主要研究互连线 与 数 字 信 号 的 电 压 "电 流 波 形 相 互 作 用 时 "电 气 特 性参数如何影响产品的性能 $ 信号完整性问题主要 包 括 以 下 四 类 问 题 &单 一 网 络 的 信 号 反 射 ’多 网 络
收稿日期 !&##!M#1M"O $ 收到修改稿日期 !&##!M#NM&$
# 0#
# 0"
信号反射示意图
&
信号完整性概述
从广义上讲 - 信号完整性指的是在高速数字电
反 射 系 数 !"#$%&’%()%* +,-.(-*%.) /!0)102 (3 )0)402(" 其 中 0) 表示负载阻抗 "02 表示传输线阻抗 $ 从公式中可以看出 " 当 0)502 时反射系数为 #" 没有反射产生 ’当 0)!02 时 " 将产生反射现象 $ 反射 是 造 成 上 冲 %下 冲 和 振 铃 的 直 接 原 因 "是 高 速 数 字 电路中最常见的信号完整性问题 $ 为了减小由反射 造成的信号完整性问题 " 在所有的高速电路板中必
0( 5I*P " )263 <QD*PMRQ" S(6 =?*PM@E
! 7JH??@ ?T 4QF?UDFI?* 6*PI*EEGI*P "8*IVEG+IFK ?T 6@EJFG?*IJ+ 7JIE*JE D*W :EJH*?@?PK ")HE*PWQ !"##$% ")HI*D(
!4&.*(1.5XIFH WEVE@?,UE*F ?T UIJG?E@EJFG?*IJ+ D*W I*JGED+E ?T Y?GZI*P TGE[QE*JK ?T WIPIFD@ +K+FEUB 2IPH +,EEW WEVIJE+ HDVE \EI*P Q+EW \G?DW@KB (F I+ *EJE++DGK F? D*D@K+I+ +IP*D@ I*FEPGIFK I* WE+IP*I*P HIPHM+,EEW WIPIFD@ JIGJQIFB :HI+ DGFIJ@E WI+JQ++ ?*E ?T ,G?\@EU+ ?T +IP*D@ I*FEPGIFK I* WE+IP*I*P HIPH M+,EEW WIPIFD@ JGIJQIF "GET@EJFI?* *?I+EB ]IG+F "FHE DGFIJ@E D*D@K+I+ FHE ?GIPI*D@ ?T +IP*D@ GET@EJFI?* D*W H?Y F? GE+?@VE IF I* FHE?GK " FHE* ,G?VEW IF FHG?QPH +IUQ@DFI?* Q+I*P 2K,EG@K*L ?T 5E*F?G <GD,HIJ+ J?G,?GDFI?* " I* ?GWEG F? E@IUI*DFE GET@EJFI?* *?I+E I* WE+IP* ,HD+EB 6+% 7,*)&8 2IPHM+,EEW’7IP*D@ I*FEPGIFK ’9ET@EJFI?* ’2K,EG@K*L’7IUQ@DFI?*
.
信号反射噪声的形成
在高速数字电路中 " 信号在 /)0 板上沿传输线
传 输 "遇 到 阻 抗 不 连 续 时 "就 会 有 部 分 能 量 从 阻 抗 不连续点沿传输线返回 " 从而产生反射 $ 其大小与 阻抗失配的程度有关 " 阻抗失配越大 " 反射就越大 $ 如图 " 所示 $
,7 06 ,6