移位寄存器 第三章答案
- 格式:doc
- 大小:1.23 MB
- 文档页数:23
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问; (1) 若每个内存条为16M ×64位,共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解:(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片, 共有4个内存条,故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。
第一章习题参考答案1-1:何谓单片机?与通用微机相比,两者在结构上有何异同?答:将构成计算机的基本单元电路如微处理器(CPU)、存储器、I/O接口电路和相应实时控制器件等电路集成在一块芯片上,称其为单片微型计算机,简称单片机。
单片机与通用微机相比在结构上的异同:(1)两者都有CPU,但通用微机的CPU主要面向数据处理,其发展主要围绕数据处理功能、计算速度和精度的进一步提高。
例如,现今微机的CPU都支持浮点运算,采用流水线作业,并行处理、多级高速缓冲(Cache)技术等。
CPU的主频达到数百兆赫兹(MHz),字长普遍达到32位。
单片机主要面向控制,控制中的数据类型及数据处理相对简单,所以单片机的数据处理功能比通用微机相对要弱一些,计算速度和精度也相对要低一些。
例如,现在的单片机产品的CPU大多不支持浮点运算,CPU还采用串行工作方式,其振荡频率大多在百兆赫兹范围内;在一些简单应用系统中采用4位字长的CPU,在中、小规模应用场合广泛采用8位字长单片机,在一些复杂的中、大规模的应用系统中才采用16位字长单片机,32位单片机产品目前应用得还不多。
(2) 两者都有存储器,但通用微机中存储器组织结构主要针对增大存储容量和CPU 对数据的存取速度。
现今微机的内存容量达到了数百兆字节(MB),存储体系采用多体、并读技术和段、页等多种管理模式。
单片机中存储器的组织结构比较简单,存储器芯片直接挂接在单片机的总线上,CPU对存储器的读写按直接物理地址来寻址存储器单元,存储器的寻址空间一般都为64 KB。
(3) 两者都有I/O接口,但通用微机中I/O接口主要考虑标准外设(如CRT、标准键盘、鼠标、打印机、硬盘、光盘等)。
用户通过标准总线连接外设,能达到即插即用。
单片机应用系统的外设都是非标准的,且千差万别,种类很多。
单片机的I/O 接口实际上是向用户提供的与外设连接的物理界面。
用户对外设的连接要设计具体的接口电路,需有熟练的接口电路设计技术。
数字电子技术(山东联盟-潍坊学院)知到章节测试答案智慧树2023年最新第一章测试1.十进制数25对应的八进制数为()。
参考答案:312.八进制数34.5对应的二进制数为()。
参考答案:011100.1013.与十进制数53.5等值的8421BCD码为()。
参考答案:0101 0011.01014.与十进制数(12.5)10等值的二进制数为()。
参考答案:1100.15.与八进制数(47.3)8等值的二进制数为()。
参考答案:100111.0116.不同的数码只能用来表示数量的不同大小。
参考答案:错7.带有符号位的二进制负数的补码与原码相同。
参考答案:错8.格雷码具有任何相邻码只有一位码元不同的特性。
参考答案:对9.正数的反码是将符号位保持不变,其它各位都取反。
参考答案:错10.将8421BCD码加0011得到余3码,所以余3码也是一种恒权码。
参考答案:错第二章测试1.当逻辑函数有n个变量时,共有( )个变量取值组合?参考答案:2.逻辑函数F=A+B'+CD'的反函数F'= ( )。
参考答案:A'B(C'+D)3.用卡诺图化简下列逻辑函数,最简表达式为()。
参考答案:F(A,B,C,D)=A′B′+AC′+C′D +B′D′4.已知逻辑函数的真值表表所示,列出该函数的最小项表达式()。
0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1参考答案:F=A'BC+AB'C+ABC'+ABC5.求一个逻辑函数F的对偶式,可将F中的( )。
参考答案:“·”换成“+”,“+”换成“·”;变量不变; 常数中“0”换成“1”,“1”换成“0”6.逻辑代数的三个重要规则是( )。
参考答案:对偶规则; 代入规则; 反演规则7.逻辑代数最基本的逻辑关系有( )三种。
参考答案:非运算; 与运算; 或运算8.逻辑函数最小项的性质有()。
1.(1)MOV DS,1000H 错立即数不能直接存入段寄存器改为:MOV AX,1000HMOV DS,AX(2)MOV [100],23H 错两个操作数必须有一个是寄存器操作数改为:MOV BX,100MOV [BX],23H(3)ADD AX,[BX+BP+6] 错基址变址寻址的时候必须用指定的基址和变址寄存器改为:ADD AX,[BX+SI+6](4)PUSH DL 错入栈操作以字为单位改为:PUSH DX(5)IN AX,[3FH] 错对于IO地址应该用立即数表示改为:IN AX,3FH(6)OUT 3FFH,AL 错超过8位的IO地址应该用短格式改为:MOV DX,3FFHOUT DX,AL(7)LES SS,[SI] 错段寄存器不能作为目的操作数改为:LES BX,[SI](8)POP [AX] 错基址寻址不能用AX寄存器改为:POP AX 或者POP [BX](9)IMUL 4CH 错立即数不能作为乘法指令操作数改为:MOV BL,4CHIMUL BL(10)SHL BX,5 错当逻辑操作的位数大于1时,应该用CL来指示次数改为:MOV CL,5SHL BX,CL(11)INT 300 错8086的中断区间是0~255改为:INT 25H(12)XCHG DX,0FFFH 错XCHG指令不能用立即数作为操作数改为:MOV BX,0FFFHXCHG DX,BX3.功能MOV AX,0 ;将0赋值给AXLEA AX,[0000H] ;将偏移地址0000H 送到AX 中LDS AX,MEM32 ;mem32中的低地址中的值是0000HLES AX,MEM32 ; mem32中的低地址中的值是0000HSUB AX,AX ;AX 自己减自己AND AX,0000H ;AX 与0000相与XOR AX,AX ;AX 和自己异或SAL AX,CL ;当CL=16时清零。
功能是将AX 左移16位SAR AX,CL ;当CL=16且AX 最高位为0时清零。
第三章课后题答案注:存储单元或寄存器名用“()”,表示存储单元或寄存器的内容寄存器名用“[]”,表示寄存器内容为一个内存单元的地址习题答案:1、指出指令中源操作数的寻址方式1)立即数寻址2)直接寻址3)寄存器间接寻址4)寄存器相对寻址5)寄存器寻址6)基址变址相对寻址7)寄存器寻址8)段内间接寻址9)端口间接寻址10)寄存器相对寻址11)立即数寻址12)立即数寻址2、指令是否正确,若不正确说明原因1)错误,立即数不能直接传送到段寄存器,可以用MOV AX,0100H MOVDS,AX两条指令实现2)错误,数据类型不匹配源操作数字节操作,目的操作数字操作数3)正确4)错误,端口地址>0FFH时,必须使用端口间接寻址方式。
可以用下两条指令实现:MOV DX,310H OUT DX,AL5)正确6)正确7)错误,没有同时用两个变址寄存器寻址内存单元的指令。
8)正确允许段超越9)错误,数据类型不匹配10)错误,BP不能作为间址寄存器11)正确12)错误,立即数不能作为目的操作数13)错误,堆栈指令不能用立即数14)错误,不能在两个内存单元之间直接用MOV指令传送数据。
15)错误,数据类型不匹配16)正确17)错误,CS段寄存器不能做目的操作数18)错误,没有指明操作数类型是字还是字节19)错误,端口间接寻址时,间址寄存器只能是DX不能是其它寄存器20)错误,移位指令和循环指令当操作次数大于1时,只能用CL存储操作次数。
21)错误,交换指令中不能用段寄存器22)错误,堆栈操作只能是字类型3、写出物理地址的计算表达式1)PA= (DS) * 10H + (DI)2)PA= (DS) * 10H + (BX) + (SI)3)PA= (DS) * 10H + (BX) + (DI) +54)PA= (ES) * 10H + (BX)5)PA= (DS) * 10H + 1000H6)PA= (DS) * 10H + (BX)+(DI)+2000H7)PA= (SS) * 10H + (BP)+(SI)8)PA= (DS) * 10H + (DI)4、计算物理地址1)PA= (DS) * 10H + (BX)=30000H+2000H=32000H2)PA= (DS) * 10H + (BX)+(SI)+1000H=30000H+2000H+0100H+1000H=33100H3)PA= (DS) * 10H + (BX)+(SI)=32100H4)PA= (ES) * 10H + (BX)=40000H+2000H=42000H5、代码段可寻址的空间范围:0E0000H~0EFFFFH6、(SP)=1FFEH,(AX)=5000H, (BX)=5000H7、两条指令的相同点:同为减法指令,均执行(AX)-09H操作;不同点:SUB指令有返回结果,而CMP指令没有返回结果。
第三章 课后习题(1)参考答案P1111、 试说明串行进位和并行进位方式的不同之处。
(P .61.) 答:串行进位中进位是逐级形成的,每一级的进位直接依赖于前一级的进位,延迟时间较长,但节省器件,成本低。
并行进位中,各位进位信号都有独自的进位形成逻辑,每位进位信号的产生时间都相同,与低位进位无关,可有效地减少进位延迟时间。
但这是以增加逻辑线路为代价的。
2、 用74181和74182芯片构成一个64位的ALU ,采用分级分组并行进位链。
画出逻辑框图,并注明输入、输出等。
参考(P .63. 图3-6)答:P .63. 图3-6 画出了一个16位的并行进位ALU 结构 (每个74181芯片处理4位,16位需要4片74181芯片,组间用1片74182芯片产生组间并行进位。
)64位ALU ,可采用4组图3-6 的结构,每组处理16位,再用1片74182,处理组间进位。
A 3~0B 3~0A 7~4B 7~4A 11~8B 11~8A 15~12B 15~12__ __Cn16位并行进位ALU结构A 15~0B 15~0A 31~16B 31~16A 47~32 B 47~32A 63~48B 63~48__ __Cn64位并行进位ALU结构3、 用变形补码计算[X]补+[Y]补,并指出是否溢出,说明是正溢还是负溢。
(P .66.) 答:(1)[X]补=00,110011 [Y]补=00,101101 [X]补+[Y]补 = 01,100000,正溢出 (2)[X]补=00,010110 [Y]补=00,100101 [X]补+[Y]补 = 00,111011 无溢出 (3)[X]补=00,1110011 [Y]补=11,101101 [X]补+[Y]补 = 11,100000,无溢出 (4)[X]补=11,001101 [Y]补=11,010011[X]补+[Y]补 = 10,100000,负溢出4、 用变形补码计算[X]补-[Y]补,并指出是否溢出。
第三章作业1答案思考题:1、简述80C51的指令寻址方式。
答:80C51的指令寻址方式有:寄存器寻址、立即寻址、寄存器间址、直接寻址、变址寻址、相对寻址、位寻址2、访问特殊功能寄存器SFR,可使用哪些寻址方式?答SFR只能直接寻址3、若访问外部RAM单元,可使用哪些寻址方式?答:外间RAM单元,只能通过MOVX指令进行寄存器间接寻址。
4、若访问内部RAM单元,可使用哪些寻址方式?答:片内RAM低128字节,可直接寻址、寄存器间接寻址。
(只能使用R0, R1作为间址寄存器。
片内RAM20~2FH单元,可以位寻址。
5、MOV、MOVC、MOVX指令有什么区别?分别用于哪些场合?答:MOV指令用于对内部RAM的访问。
MOVC指令用于对程序存储器的访问,从程序存储器中读取数据(如表格、常数等)。
MOVX指令采用间接寻址方式访问外部数据存储器,有Ri和DPTR两种间接寻址方式。
执行MOVX 指令时,在P3.7引脚上输出RD有效信号,或在P3.6 引脚上输出WR有效信号,可以用做外部数据存储器或I/O的读/写选通信号,与单片机扩展电路有关。
作业:1.给下段汇编语句加注释,汇编成机器语言,并说明该段程序的作用ORG 0000H 机器码MOV SP,#5FH ;栈顶指针指向内部RAM5FH单元C:0X0000 75815FMOV R7,#08H ;R7<- 08H,R7为计数器0X0003 7F08MOV R0,#3FH ;R0指向内部RAM3FH单元0X0005 783FCLOOP: POP ACC ; ACC<- (SP), SP<- SP-1 0X0007 D0E0 MOV @R0,A;把A中内容送入R0指向的单元(3FH)0X0009 F6DEC R0 ;R0<- R0-1 0X000A 18DJNZ R7,CLOOP ;R7<-R7-1 ,R7不为0跳转0X000B DFFASJMP $ ;原地踏步0X000D 80FE程序段作用:把内部RAM中58H-5FH单元的内容依次存入从38H-3FH的八个单元2.阅读下列程序,分析其功能。
数字电子技术(山东科技大学)智慧树知到课后章节答案2023年下山东科技大学山东科技大学第一章测试1.一位十六进制数可以用()位二进制数来表示。
答案:42.十进制数43可转换为()8421BCD码。
答案:010000113.二进制数+1011的反码为()。
答案:010114.有符号二进制数-89的补码为()。
答案:101001115.与模拟电路相比,数字电路主要的优点有()。
答案:抗干扰能力强; 保密性好; 通用性强6.与八进制数(47.3)8等值的数为()。
答案:(27.6)16;(100111.011)27.以下代码中为恒权码的为()。
答案:5421BCD码; 8421BCD码8.与十进制数(53.5)10等值的数或代码为()。
答案:(65.4)8; (35.8)16; (110101.1)2; (0101 0011.0101)8421BCD9.在一个8位的存储单元中,能够存储的最大无符号整数是()。
答案:(255)10;(FF)1610.矩形脉冲信号的参数有()。
答案:占空比; 周期; 脉宽11.常用的BCD码有()。
答案:余三码; 8421码12.以下几种编码中,可靠性编码是()。
答案:奇偶校验码; 格雷码第二章测试1.利用约束项化简逻辑函数时,约束项应看成( )。
答案:能使圈组大的看成1,其它看成02.下面的卡诺图化简,应画()个包围圈。
答案:43.已知两输入逻辑变量AB和输出结果Y的真值表如下表,则AB的逻辑关系为()。
A B Y0 0 00 1 11 0 11 1 0答案:异或4.利用卡诺图化简逻辑函数时,8个相邻的最小项可消去()个变量。
答案:35.在函数L(A,B,C,D)=AB+CD的真值表中,L=1的状态有()。
答案:76.在同一逻辑函数式中,下标号相同的最小项和最大项是()关系。
答案:互补7.F=ABCD'+ABD+BCD'+ABC+BD+BC' 化简为最简与或式()。
微型计算机原理(第三章课后答案).第三章80X86微处理器1.简述8086/8088CPU中BIU和EU的作用,并说明其并行工作过程。
答:(1)BIU的作用:计算20位的物理地址,并负责完成CPU与存储器或I/O端口之间的数据传送。
(2)EU的作用:执行指令,并为BIU提供所需的有效地址。
(3)并行工作过程:当EU从指令队列中取出指令执行时,BIU将从内存中取出指令补充到指令队列中。
这样就实现了取指和执行指令的并行工作。
2.8086/8088CPU内部有哪些寄存器?其主要作用是什么?答:8086/8088CPU内部共有14个寄存器,可分为4类:数据寄存器4个,地址寄存器4个,段寄存器4个和控制寄存器2个。
其主要作用是: (1) 数据寄存器:一般用来存放数据,但它们各自都有自己的特定用途。
AX(Accumulator)称为累加器。
用该寄存器存放运算结果可使指令简化,提高指令的执行速度。
此外,所有的I/O指令都使用该寄存器与外设端口交换信息。
BX(Base)称为基址寄存器。
用来存放操作数在内存中数据段内的偏移地址CX(Counter)称为计数器。
在设计循环程序时使用该寄存器存放循环次数,可使程序指令简化有利于提高程序的运行速度。
DX(Data)称为数据寄存器。
在寄存器间接寻址的I/O指令中存放I/O端口地址;在做双字长乘除法运算时,DX与AX一起存放一个双字长操作数,其中DX存放高16位数。
(2)地址寄存器:一般用来存放段内的偏移地址。
SP(Stack Pointer)称为堆栈指针寄存器。
在使用堆栈操作指令(PUSH或POP)对堆栈进行操作时每执行一次进栈或出栈操作,系统会自动将SP的内容减2或加2,以使其始终指向栈顶。
BP(Base Pointer)称为基址寄存器。
作为通用寄存器,它可以用来存放数据,但更经常更重要的用途是存放操作数在堆栈段内的偏移地址。
SI(Source Inde某)称为源变址寄存器。
数字电路(兰州文理学院)知到章节测试答案智慧树2023年最新第一章测试1.在电路中,当信号电压在3.5-5V范围内表示高电平。
()参考答案:对2.在数字电路中,可以用0和1 组成的二进制数表示数量的大小,也可以用 0和1 表示两种不同的逻辑状态()参考答案:对3.8421BCD码是无权码()参考答案:错4.ASCII码是目前国际上最通用的一种字符码,它是用7位二进制码表示256个十进制数,英文大小写字母,控制符,运算符合特殊符号。
()参考答案:错5.当二进制数为正数时,其补码,反码和原码相同()参考答案:对第二章测试1.4个相邻的最小项之和将消去2个变量。
()参考答案:对2.在利用卡诺图化简时,包围圈的方格数要尽可能多,包围圈的数目要可能少。
()参考答案:对3.在利用卡诺图化简时,相邻方格包括上下底相邻,左右边相邻和四角相邻。
()参考答案:对4.无关项的意义是它的值可以取0或1 ()参考答案:对5.函数F=AB+BC,使F=1的输入ABC组合为( )参考答案:ABC=110第三章测试1.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。
()参考答案:对2.两输入端四与非门器件74LS00与7400的逻辑功能完全相同。
()参考答案:对3.TTL集电极开路门输出为1时由外接电源和电阻提供输出电流。
()参考答案:对4.一般TTL门电路的输出端可以直接相连,实现线与。
()参考答案:错5.CMOS OD门(漏极开路门)的输出端可以直接相连,实现线与。
()参考答案:对6.TTL OC门(集电极开路门)的输出端可以直接相连,实现线与。
()参考答案:对第四章测试1.一个班级共有44位学生,现采用二进制编码器对每位学生进行编码,则编码器输入至少有( )位二进制数才能满足要求。
参考答案:62.数据选择器和数据分配器的功能正好相反,互为逆过程。
参考答案:对3.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
第3章习题答案1.填空题1)理解或者访问CPU存储区、数据类型、数据大小、数据的位结构2)基本数据类型、复杂数据类型和参数类型。
3)不超过32位的数据(符合IEC1133-3的规定)、S7处理器的累加器中4)超过32位的数据类型、用户通过组合和复合基本数据类型生成的、一个变量中5)系统存储区、装载存储区、装载存储区6)32位累加器、16位状态字寄存器、32位地址寄存器、32位数据块寄存器、诊断缓冲区等。
7)最小独立单位、若干条顺序排列的指令、操作码、操作数8)指令执行时获取操作数、直接或间接方式给出、立即寻址、存储器直接寻址、存储器间接寻址和寄存器间接寻址。
9)时基、定时值、时基与定时值、减计时、动作10)加计数器(CU)、减计数器(CD)和加减计数器(CUD)2. S7-300 PLC有哪些内部元器件?各元件地址分配和操作数范围怎么确定?S7-300 PLC内部元器件:输入过程映像寄存器,输出过程映像寄存器,位存储器,外部输入寄存器,外部输出寄存器,定时器(T),计数器(C),数据块寄存器(DB),本地数据寄存器(又称本地数据)3. 在RS触发器中何谓“置位优先”和“复位优先”,如何运用?置位、复位指令与RS触发器指令有何区别?1)复位优先型SR触发器:如果S输入端的信号状态为“1”,R输入端的信号状态为“0”,则触发器置位;如果S输入端的信号状态为“0”,R输入端的信号状态为“1”,则复位触发器;如果两个输入端RLO均为“1”,复位输入端最终有效,即复位输入优先,触发器被复位。
2)置位优先型RS触发器:如果R输入端的信号状态为“1”,S输入端的信号状态为“0”,则复位触发器;如果R输入端的信号状态为“0”,S输入端的信号状态为“1”,则置位触发器;如果两个输入端RLO均为“1”,置位输入端最终有效,即置位输入伏先,触发器被置位。
只有在RLO为“1”时,才会执行S(置位)和R(复位)指令,这些指令不受RL O 为“0”的影响,指令中指定的地址保持不变。
微机原理第三章习题与参考答案第三章习题与参考答案3.1 已知 (DS) = 1000H,(ES) = 2000H,(SS) = 3000H,(SI) = 0050H,(BX) =0100H,(BP) =0200H,数据变量DISP的偏移地址为1000。
指出下列指令的寻址方式和物理地址。
(1) MOV AX,0ABH 立即寻址无(2) MOV AX,BX 寄存器寻址无(3) MOV AX,[l000H] 直接寻址 10000H(4) MOV AX,DATA 直接寻址 (DS*16+DATA )(5) MOV AX,[BX] 寄存器间接寻址 10100H(6) MOV AX,ES:[BX] 寄存器间接寻址 20100H(7) MOV AX,[BP] 寄存器间接寻址 30200H(8) MOV AX,[SI] 寄存器间接寻址 10050H(9) MOV Ax,[BX+l0] 寄存器相对寻址 1010AH(10) MOV AX,DISP[BX] 寄存器相对寻址 11100H(1l) MOV AX,[BX+SI] 基址变址寻址 10150H(12) MOV AX,DISP[BX][SI] 相对基址变址寻址 11150H3.2 分别说明下例指令采用的寻址方式和完成的操作功能。
(1) MOV CX,2000H 立即寻址将立即数2000H送CX寄存器(2) MOV DS,AX 寄存器寻址将AX寄存器内容送DS段寄存器(3) AND CH,[1000H] 直接寻址将[DS*16+1000H]单元的内容送CH寄存器(4) ADD [DI],BX 寄存器间接寻址将CL寄存器的内容送[DS*16+DI]单元(5) MOV SS:[3000H],CL 直接寻址将CL寄存器的内容送[SS*16+3000H]单元(6) SUB [BX][SI],1000H 直接寻址将立即数1000H送[DS*16+BX+SI+50H]单元(7) ADD AX,50H[BX][SI] 相对基址变址寻址将[DS*16+BX+SI+50H]单元的内容送AX寄存器(8) PUSH DS 寄存器寻址将DS寄存器的内容送[SS*16+SP]单元(9) CMP [BP][DI],AL 寄存器寻址将AL寄存器的内容送[SS*16+DI+BP]单元3.3 判断下列指令正误,如果错误请指出原因。
第 三 章 存 储 器习题答案一、填空题1、某存储器模块的容量为64K 字节,若采用2164(64K ×1位)组成,则需要2164 8 片,若改用2764(8K ×8位),则需 8 片。
解答:容量单个存储器芯片的存储存储器系统的存储容量=片个数构成存储器系统所需芯所以:64*82164=864*1K bitK bit=所需芯片个数片64*82764=88*8K bitK bit=所需芯片个数片2、1K ⅹ8位的RAM 芯片有 10 条地址线, 8 条数据线,若用其组成16K ⅹ8位存储器需要 16 片。
解答:存储单元的个数(字长)通常与地址线的位数相关,每个存储单元存储的二进制位数(位数)与数据线的位数相关。
存储容量为1K*8bit (8K*8位),表示每片RAM 有1K 个存储单元(K 1210=),每个存储单元存储8位二进制数,也可以写为1KB (B 表示8位二进制数,即1个字节Byte ),因此该RAM 芯片有10根地址线(A 0-A 9),8根数据线(D 0-D 7)。
3、现要用6116SRAM 芯片构成8K ×32位的存储器,共需此种芯片 16 片。
解答:8*326116=162*8K bitK bit=所需芯片个数片二、选择题1、SRAM 芯片6116的3个信号CE 、OE 、WE 电平分别为 时,6116的工作方式为读出。
( D )A.1,0,0 B.0,0,0 C.0,1,1 D.0,0,1解答:3个信号CE 、OE 、WE 为6116的控制信号,CE (书中用CS 表示):片选信号,低电平有效,CE 为低电平时,芯片被选中,此时可以进行读写操作,WE :写允许信号,低电平有效时允许将数据写入芯片,OE :输出允许信号,低电平有效时为读操作。
因此当6116处于读工作方式时CE 为0,OE 为0,WE 为1;处于写工作方式时CE 为0,OE 为1,WE 为0。
第三章参考答案1.按照题目中提出的要求,写出能达到要求的一条(或几条)汇编形式的指令:⑴将一个立即数送入寄存器BX;⑵将一个立即数送入段寄存器DS;⑶将变址寄存器DI的内容送入一个存储单元中;⑷从存储单元中取一个数送到段寄存器ES中;⑸将立即数0ABH与AL相加,结果送回AL中;⑹把BX与CX寄存器内容相加,结果送入BX;⑺用寄存器间接寻址方式,实现一个立即数与存储单元内容相加,结果放回存储器。
解:(1)MOV BX, 1234H(2)MOV AX, 1234HMOV DS, AX(3)MOV [BX], DI(4)MOV ES,[BX](5)ADD AL,0ABH(6)ADD BX,CX(7)MOV AX,[BX]ADD AX,1234HMOV [BX],AX2.执行下面程序,完成指令后的填空:MOV AX,2000H ;AH= 20HMOV DS,AX ;AL= 00H DS= 2000HMOV SS,AX ;SS= 2000H AX= 2000HMOV BX,2030H ;BH= 20H BL= 30HMOV SI,BX ;SI= 2030HMOV DI,3040H ;DI= 3040HMOV SI,DI ;SI= 3040HMOV SP,50FFH ;SP= 50FFHMOV DX,SP ;DH= 50H DL= FFHMOV CL,25 ;CL= 19HMOV BL,CL ;CL= 19H BL= 19HMOV AH,0F0H ;AH= F0HMOV CH,AH ;CH= F0HMOV BYTE PTR[DI],64 ;(DI)= 40HMOV WORD PTR[SI],256 ;(SI)= 00H (SI+1)= 01HMOV DL,[SI+1] ;DL= 01HMOV DH,1+[SI] ;DH= 00HMOV AL,1[SI] ;AL= 01HMOV WORD PTR[BX][SI],34 ;(BX+SI)= 22H (BX+SI+1)= 00HMOV [BX+SI+4],BL ;(BX+SI+4)= 19HMOV BP,2[BX+DI] ;BP= 00HMOV [BP],AL ;(BP)= 01HMOV AX,[BP][DI] ;AX= 0100HMOV BL,AL ;BL= 00HMOV ES,BX ;ES= 2000HPUSH BX ;SP= 50FDH (SP,SP+1)= 2000HPUSH DI ;SP= 50FBH (SP,SP+1)= F019HPOP CX ;SP= 50FDH CX= 3040HPOP DX ;SP= 50FFH DX= 2000HXCHG AX,BP ;AX= 0000H BP= 0100HXCHG DH,BL ;DH= 00H BL= 20HLAHF ;FLAG= 0002H AH= 02HSAHF ;FLAG= 0002H AH= 02HPUSHF ;SP= 50FDH (SP,SP+1)= 0002HPOPF ;SP= 50FFH FLAG= 0002H3.设DS=2000H,ES=2100H,SS=1500H,SI=00A0H。
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问; (1) 若每个内存条为16M ×64位,共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解:(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片, 共有4个内存条,故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。
第三章习题参考答案1.画出以1)(246+++=x x x x f 为联接多项式的线性移位寄存器逻辑框图,及其对应的状态图。
解:由1)(246+++=x x x x f ,得反馈函数为531621),,,(x x x x x x f ++= ,故 (1)逻辑框图:(2)状态图:状态圈-1: 状态圈-2:状态圈-3: 状态圈-4:状态圈-5: 状态圈-6:状态圈-7: 状态圈-8:状态圈-9: 状态圈-10:状态圈-11: 状态圈-12:2.已知图3-2所示的7级线性反馈移位寄存器:图3-2(1)绘出该移位寄存器的线性递推式,联接多项式及特征多项式。
(2)给出状态转移矩阵。
(3)设初态为(1 1 1 1 1 1 1),给出输出序列a 。
解:(1)由逻辑框图得,递推式为:k k k k a a a a ++=+++357 ()0≥k 。
联接多项式为:7421)(x x x x f +++=。
特征多项式为:7531)(~x x x x f +++=(2)状态转移矩阵:⎪⎪⎪⎪⎪⎪⎪⎪⎪⎭⎫⎝⎛0100000101000000010001000100000001000000011000000。
(3)输出序列:)111111111( =-a 。
3.设5级线性反馈移位寄存器的联接多项式为1)(25++=x x x f ,初态为(10101)。
求输出序列a 。
解:由联接多项式得,反馈函数为:41521),,,(x x x x x f += 。
故以)10101(为初态的状态转移图为:1010101010001010001000001100000100000100100100100110100110100110100110100111100111100111101111101111001110001110001110000110010110110111110101110101110101110101→→→→→→→→→→→→→→→→→→→→→→→→→→→→→→→ 由此可得,输出序列为:=a一个周期0110100100000011111001010111011…。
第三章: MCS-51单片机的结构和原理习题及解3.3: DPTR是什么寄存器?它的作用是什么?它由哪几个特殊功能寄存器组成?解: DPTR是16位数据指针寄存器。
它的作用是:1: 用于外部64KB数据存储器RAM的16位地址指针;2: 用于外部64KB程序存储器ROM的16位基数指针,用于查表;3: 用于外设的16位端口地址指针。
它由两个8位的特殊功能寄存器DPL和DPH组成,其中DPL 存放DPTR中的低8位数据,DPH存放DPTR中的高8位数据。
3.5: 什么叫堆栈?堆栈指示器SP的作用是什么?8051单片机堆栈的最大容量不能超过多少字节?解: 堆栈是在片内RAM中开辟出的专用存储区,按照“先进后出”的原则存取数据。
SP 是8位特殊功能寄存器,又称为堆栈栈顶指针,SP中的值为堆栈的栈顶地址。
由于SP 为8位寄存器,所以8051单片机堆栈的最大容量不能超过256个字节。
3.7: 8051单片机的内部数据存储器可以分为几个不同区域?各有什么特点?解: 内部数据存储器可以分为4个不同区域,特点是:1: 工作寄存器区,地址从00H ~ 1FH;2: 可位寻址区,地址从20H ~ 2FH;3: 字节寻址区,地址从30H ~ 7FH;4: 特殊功能寄存器区,地址从80H ~ FFH。
3.9: 8051单片机对外有几条专用控制线?其功能是什么?解: 8051单片机有两条输出控制线ALE和/PSEN。
两条输入控制线/EA和RST/VPD。
ALE的功能:1: 扩展外部存储器时,P0口为8位数据/低8位地址复用线,为了将地址线分离出来需用8位锁存器,ALE用于控制该锁存器的控制端。
2: 仅用片内存储器时,输出1/6钟频的的连续波形。
/PSEN的功能是控制外部ROM读有效。
/EA的功能是选择仅片外ROM及有片内、外ROM。
RST/VPD的功能是,1: RST为复位功能,2: VPD为写内片内ROM信息。
3.13: 为什么外扩存储器时,P0口要外接锁存器,而P2口却不接?解: 由于P0口为8位数据/低8位地址复用线,要将地址线分离出来需外接8位锁存器。
第三章习题参考答案1.画出以1)(246+++=x x x x f 为联接多项式的线性移位寄存器逻辑框图,及其对应的状态图。
解:由1)(246+++=x x x x f ,得反馈函数为531621),,,(x x x x x x f ++=Λ,故(1)逻辑框图:(2)状态图:状态圈-1: 状态圈-2:状态圈-3: 状态圈-4:状态圈-5: 状态圈-6:状态圈-7: 状态圈-8:状态圈-9: 状态圈-10:状态圈-11: 状态圈-12:2.已知图3-2所示的7级线性反馈移位寄存器:图3-2(1)绘出该移位寄存器的线性递推式,联接多项式及特征多项式。
(2)给出状态转移矩阵。
(3)设初态为(1 1 1 1 1 1 1),给出输出序列a 。
解:(1)由逻辑框图得,递推式为:k k k k a a a a ++=+++357 ()0≥k 。
联接多项式为:7421)(x x x x f +++=。
特征多项式为:7531)(~x x x x f +++=(2)状态转移矩阵:⎪⎪⎪⎪⎪⎪⎪⎪⎪⎭⎫⎝⎛0100000101000000010001000100000001000000011000000。
(3)输出序列:)111111111(ΛΛ=-a 。
3.设5级线性反馈移位寄存器的联接多项式为1)(25++=x x x f ,初态为(10101)。
求输出序列a 。
解:由联接多项式得,反馈函数为:41521),,,(x x x x x f +=Λ。
故以)10101(为初态的状态转移图为:1010101010001010001000001100000100000100100100100110100110100110100110100111100111100111101111101111001110001110001110000110010110110111110101110101110101110101→→→→→→→→→→→→→→→→→→→→→→→→→→→→→→→ 由此可得,输出序列为:=a 44444443444444421一个周期0110100100000011111001010111011…。
4.证明:n 级线性反馈移位寄存器的状态转移变换是n 维线性空间nF 2上的线性变换。
证明:设f T 为n 级线性移位寄存器的状态转移变换,对nF 2,∈∀βα,令),,,(110-=n a a a Λα,),,,(110-=n b b b Λβ,有:),,,(),,,()(121110∑=--==ni i n i n f f a c a a a a a T T ΛΛα,),,,(),,,()(121110∑=--==n i i n i n f f b c b b b b b T T ΛΛβ。
)()(),,,(),,,())(,,,(),,,()(12112112211111100βαβαf f i n ni i i n n i i ni i n i n i n n f f T T b c b b a c a a b a c b a b a b a b a b a T T +=+=+++=+++=+-=-==----∑∑∑ΛΛΛΛ对 2F k ∈∀,))((),,,(),,,()(121110ααf i n ni i n f f T k a c k ka ka ka ka ka T k T ===-=-∑ΛΛ。
故n 级线性反馈移位寄存器的状态转移变换是n 为线性空间nF 2上的线性变换。
5.设二元周期序列a 0≠的极小多项式为,T 是对应的状态转换矩阵,则S ,ST ,…,1)(-a p ST必两两不同。
其中),,,(120-=n a a a S Λ。
证明:若∃j i ,,1)(0-≤≠≤a p j i ,使得j i ST ST = (不妨设 j i <)。
令 j i -=τ,则 S ST =τ。
于是,对k S ∀,有 ττT S T ST ST S k k k k ===,即k k a a =+τ ,0≥k 。
从而τ()(a p <)为序列a 的周期,与)(a p 为最小周期矛盾。
故S ,ST ,…,1)(-a p ST必两两不同。
6.证明:若a )(f G ∈的极小多项式次数为)1(≥n ,则a ,a L ,…,a L n 1-必线性无关。
证明:由题知0≠a ,假设a ,a L ,…,a L n 1-线性相关,则存在不全为零一组数110,,,-n c c c Λ使得0)(011101110=+++==+++----a L c L c c a L c a L c a c n n n n ΛΛ令:)(~x g 1110--+++=n n x c x c c Λ,则)(x g 也产生序列a ,而1)(0-≤∂n x g ,与a 的极小多项式)(x f 的次数为n 矛盾,故假设不成立,因此,a ,a L ,…,a Ln 1-必线性无关。
7.证明:若a )(f G ∈,n x f =∂)(0,0≠a ,则a ,a L ,…,a L n 1-构成)(f G 的一组基当且仅当a 以)(x f 为极小多项式。
证明:充分性:由n x f o=∂)(知)(f G 是n 维的。
又a )(f G ∈,a 以)(x f 为极小多项式,由上题结论可知a ,a L ,…,a Ln 1-线性无关,故构成)(f G 的一组基。
必要性:设a 的极小多项式为)(x m a ,m x m a o =∂)(,则)(|)(x f x m a ,n m ≤。
令:m m m a x x c x c x c x m +++++=--112211)(Λ,则0)(~=a L m a,从而, a ,a L ,…,a L m线性相关。
而a ,a L ,…,a Ln 1-为)(f G 的一组基,所以1->n m ,即n m ≥,故)()(x f x m a =。
即a 以)(x f 为极小多项式。
8.证明:若a )(f G ∈,n x f =∂)(0,a 以)(x f 为极小多项式,则)(f G 中每个序列均可唯一地表成a D g )(,并且a D g )(的极小多项式为))(),(()(x f x g x f ,其中n x g <∂)(0,D 为延迟变换。
从而)(f G 中有)(f ϕ个序列以)(x f 为极小多项式,其中)(f ϕ是次数f 0∂≤,且和)(x f 互素的多 项式的个数。
证明:(1)上题结论知,)(f G b ∈∀,都可由a ,a L ,…,a L n 1-为线性表出,则存在一组数110,,,-n c c c Λ 使得:a L c L c c a L c a L c a cb n n n n )(011101110----+++==+++=ΛΛ令:112210)(~--++++=n n x c x c x c c x g Λ,则有a D g b a L g b )()(~=⇔=,即)(f G b ∈∀均可唯一的表示成a D g )(的形式。
(2)令:)())(),((x d x g x f =,则)()()(1x f x d x f =,)()()(1x g x d x g =,1))(),((11=x g x f 。
设a D g )(的极小多项式为)(2x f ,则只须证明))(),(()()()(12x g x f x f x f x f ==。
)()()()()()()())()((11111====a D f D g a D g D f aD g D d D f a D g D f Θ∴)(1x f 为a D g )(的联接多项式,从而)(|)(12x f x f 。
又,由0)()()()()((122==a D g D d D f a D g D f 知,)()()(|)(12x g x d x f x f ,从而)()(|)(121x g x f x f ,而1))(),((11=x g x f ,故)(|)(21x f x f ,所以)()(12x f x f =,即 ))(),(()(x g x f x f 为-a D g )(的极小多项式。
(3)当1))(),((=x f x g 时,-a D g )(以)(x f 为极小多项式,而次数n <且与)(x f 互素的多项式)(x g 共有)(f ϕ个。
9.设)(x f ][2x F ∈,0)0(≠f 。
(1)证明)(f G 中任一平移等价类中序列有相同的极小多项式与周期。
(2))(f G 中有相同的极小多项式的序列是否一定在同一平移等价类中?为什么?在什么条件下,序列的极小多项式相同当且仅当序列属于同一平移等价类?证明:(1)设a )(f G ∈,a L b t=(1)(0-≤≤a p t )是其平移等价序列,且有t k k a b +=,0≥k 。
因为k t k a p t k a p k b a a b ===++++)()(,0≥k 。
故)(|)(a p b p ,同理可证)(|)(b p a p ,所以)()(a p b p =。
设a 的极小多项式为)(x m a ,b 的极小多项式为)(x m b ,则 0)(~=a L m a,从而 0)(0)(~)(~)(~=⇔===b D m a L m L a L L m b L m aa t t a a , 即)(x m a 是b 的联接多项式,于是)(|)(x m x m a b ,同理可证)(|)(x m x m b a 。
因此)()(x m x m b a =。
(2)不一定。
例如,1)(234++++=x x x x x f 是4次不可约多项式,)(f G 中非零序列都以)(x f 为的极小多项式,但f G 中有3个周期为5的圈,显然这3个圈对应3个不同的平移等价类。
(或令Λ11000=a ,Λ10111=b ,)(,f G b a ∈,但a 与b 不在同一等价类中。
)当)(x f 是本原多项式时,序列的极小多项式相同当且仅当序列属于同一平移等价类。
10.设)(x f )()(21x f x f =,其中311)(x x x f ++=,221)(x x f +=][2x F ∈。
(1)证明以0 1 1 1 1 0 0 1 0 0 0 0 1 1为一个周期段的二元序列属于)(f G 。
(2)将上述序列分解成两个序列a 和b 之和,使得)(1f G a ∈,)(2f G b ∈。
证明:(1)1)()()(2521+++==x x x x f x f x f , 令初态为=0S (01111),则)(x f 产生的序列为:Λ,00110111100100故以0 1 1 1 1 0 0 1 0 0 0 0 1 1为周期段的二元序列属于)(f G 。