CD4046集成锁相环在感应加热电源中的应用1

CD4046 锁相环在感应加热电源中的应用
应用于钎焊、熔炼等热加工工艺的感应加热电源在运行过程中，随着负载温度升高和炉料的熔化，负载等效参数会产生时变，从而引起负载固有谐振频率的变化。

为了使逆变器始终工作在功率因数接近或等于 1 的准谐振或谐振状态，控制电路必须能够实现频率自动跟踪。

本文采用LEM 电流传感器、电压比较器和CD4046 锁相环对负载电流
进行频率跟踪，实现了功率器件的零电流开关（ZCS），减小了开关损耗和电磁干扰（EMI）。

由于在电路刚起动时，电流反馈信号为零，CD4046 不能入锁。

本文提出了一种利用CD4046 自身特点实现的它激到自
激的转换电路，很好地解决了这一问题。

另外，加上相位补偿电路的引入，最终实现了频率自动跟踪控制。

整个电路具有跟踪速度快、跟踪频率准确、保护容易、抗干扰能力强等优点。

CD4046 锁相环在感应加热电源中的应用----锁相环功能原理
锁相环简称为PLL ，主要由3 个基本单元构成：相位比较器PD 、压
控振荡器VCO 和外接的R 、C 无源低通滤波器LPF 。

CD4046 包含前
面 2 个单元，使用时外接低通滤波器，从而形成完整的锁相环。

PLL 功能框图如图1 所示。

锁相技术应用CD4046集成电路一、实验目的（1） 学习锁相环的工作原理、性能及使用方法；（2） 学习锁相环在调频信号解调中的应用原理。

二、实验要求（1） 装调CD4046锁相环电路，掌握锁定范围和有关参数之间的关系；（2） 观察和分析用锁相环调调频信号的工作过程。

三、锁相环的工作原理1、锁相环路的组成锁相环路为什么能够进入相位跟踪，实现输出与输入信号的同步呢？因为它是一个相位的负反馈控制系统。

这个负反馈控制系统是由鉴相器（PD ）、环路滤波器（LF ）和电压控制振荡器（VCO ）三个基本部件组成的，基本构成如图1： )(1t θ )(t u d )(t u c )(2t θ图1实际应用中有各种形式的环路，但它们都是由这个基本环路演变而来的。

下面逐个介绍基本部件在环路中的作用（1） 鉴相器（PD ）是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差。

输出的误差信号是相差的函数，即鉴相特性可以是多种多样的，有正弦形特性、三角形特性、锯齿形特性等等。

常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型。

（2） 环路滤波器（LP ）具有低通特性，它可以起到图中低通滤波器的作用，更重要的是它对环路参数调整起差决定性的作用。

（3） 压控振荡器（VCO ）是一个电压—―频率变换装置，在环中作为被控振荡器，它的振荡频率应随输入控制电压)(t u c 线性地变化。

实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围之后控制灵敏度将会下降。

压控振荡器应是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括长期稳定度与短期稳定度）；控制灵敏度0K 要高；控制特性的线性度要好；线性区域要宽等等。

这些要求之间往往是矛盾的，设计中要折衷考虑。

PD LF VCO压控振荡器电路的形式很多，常用的有LC压控振荡器、晶体压控振荡器、负阻压控振荡器和RC压控振荡器等几种。

前两种振荡器的频率控制都是用变容管来实现的。

CD4046是通用的CMOS锁相环集成电路，其主要特点是:1.电源电压范围宽（为3V－18V）;2. 输入阻抗高(约100MΩ);3. 动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用16 脚双列直插式。

图2各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压管负极。

图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。

比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。

当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。

从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。

从图中还可知，fout 不一定是对称波形。

对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。

图3相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。

它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。

它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。

CD4046中文资料锁相环CC4046为数字PLL，内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。

它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz，内部VCO 产生50% 占空比的方波，输出电平可与TTL电平或CMOS 电平兼容。

同时，它还具有相位锁定状态指示功能。

信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。

PDI由异或门构成，具有三角形鉴相特性。

它要求两个输入信号均为50%占空比的方波。

当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率PDI由异或门构成，具有三角形鉴相特性。

它要求两个输入信号均为50%占空比的方波。

当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率。

通常输入信噪比以及固有频差较小时采用PDI，输入信噪比较高或固有频差较大时，采用PDⅡ。

R1 、R2、C确定VCO 频率范围。

R1控制最高频率，R2控制最低频率。

R2=∞时，最低频率为零。

无输入信号时，PDⅡ将VCO调整到最低频率。

锁相环CD4046的一个重要功能是：内部压迫、控振荡器的输出信号从第4脚输出后引至第3脚输入，与从第14脚输入的外部基准频率信号和相位的比较。

当两者频率相同时同，压控振荡器的频率能自动调整，直到与基准频率相同。

CD4046引脚图DC Supply Voltage 直流供电电压(VDD) −0.5 to +18 VDC Input Voltage输入电压(VIN) −0.5 to VDD +0.5 VDC Storage Temperature Range储存温度范围(TS) −65℃ to +150℃Power Dissipation功耗(PD)Dual-In-Line 普通双列封装700 mWSmall Outline 小外形封装500 mW焊接温度(TL)（焊接10秒）260℃Recommended Operating Conditions 建议操作条件：DC Supply Voltage 直流供电电压(VDD) 3 to 15 VDC Input Voltage输入电压(VIN) 0 to VDD VDC Operating Temperature Range工作温度范围(TA) −55℃ to +125℃符号引脚号名称功能PH1114相位比较器输入端（基准信号输入），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。

cd4046构成的fsk调制解调电路全文共四篇示例，供读者参考第一篇示例：CD4046是一种集成电路，常用于FSK调制和解调电路中。

FSK （Frequency Shift Keying）调制技术是一种数字调制技术，通过改变信号的频率来携带数字信息。

在通信系统中，FSK调制技术被广泛应用于数据传输和调频调制解调。

本文将详细介绍CD4046构成的FSK 调制解调电路的原理和应用。

一、CD4046简介CD4046是一种集成数字数字锁相环PLL（Phase Locked Loop）电路，由德州仪器公司生产。

它由一个相位比较器、一个VCO （Voltage Controlled Oscillator）和一个低通滤波器组成。

CD4046可以将输入信号的频率与VCO的频率进行比较，并自动调节VCO的频率，使得输入信号与VCO的频率同步。

这种锁相环的原理可以用于FSK调制和解调电路中。

二、FSK调制解调电路原理1. FSK调制原理：在FSK调制中，输入的数字信号被转换成两种不同频率的信号，并分别控制两个不同频率的载波信号。

这两种载波信号通过一个开关切换器，使得输出信号在两种频率之间切换，从而携带数字信息。

2. FSK解调原理：在FSK解调中，接收到的信号经过解调器解调，得到两种不同频率的信号。

这两种信号再经过一个比较器比较，得到解调后的数字信号。

CD4046通过其内部的相位比较器和VCO实现了FSK调制解调电路。

其电路连接如下：1. 输入信号经过一个低通滤波器，去除噪声和高频成分，然后输入到CD4046的相位比较器。

2. CD4046的VCO的频率由输入信号的频率控制，当输入信号的频率高于VCO的频率时，VCO的频率会增加；反之，当输入信号的频率低于VCO的频率时，VCO的频率会减小。

3. CD4046的输出信号通过一个比较器进行信号处理，得到FSK调制或解调后的数字信号。

1. 数据传输：FSK调制技术可以将数字信号转换成模拟信号进行传输，提高数据传输效率和可靠性。

锁相环技术及CD4046的结构和应用宋吉江　牛轶霞(山东淄博学院机电工程系,淄博255200) 摘要　叙述了锁相环的应用及其结构特点,较详细地介绍了锁相集成电路C D4046的结构特点和应用。

关键词　锁相环　频率　电压　转换中图分类号:TN409　文献标识码:A　文章编号:1003-353X(2000)3-60-041　锁相技术的应用锁相技术可广泛用于广播电视、雷达通信、抑制电网干扰、时钟同步等领域。

集成锁相环电路在跟踪滤波、调制解调、载波同步、位同步、F M立体声解码、电机调速稳速、锁相接收机、相移器、频率变换、同步滤波、自动跟踪调谐、微波锁相频率源等方面有着广泛的应用。

目前,国内外通用与专用集成锁相环电路已有数百个品种。

例如NE560系列、XR-S200系列等。

C D4046工作频率小于112M Hz,属于低频,电源电压为5～15V,是低功耗数字C MOS数字环。

NE564的工作频率高达50M Hz,属于超高频。

ΛPC1477C主要用作卫星直播接收机锁相解调器,工作频率高达600M Hz。

众所周知,如果广播电视发射的电视信号频率不稳定或者超外差收音机的本机振荡频率不稳定,在收听节目时就容易出现跑台或串台现象,严重影响收听效果。

假设收音机具有自动跟踪电台的本领,能根据电台频率的变化随时调整本机振荡频率,确保465千周的差频不变,则上述问题可迎而解。

这正是锁相环的用途之一。

目前,在现代通信中、彩色电视机中,广泛采用锁相技术。

所谓锁相,就是实现相位同步。

能使两个电信号的相位保持同步的闭环系统叫锁相环(P LL)。

锁相环主要包括三部分。

相位比较器P D、低通滤波器L PF、压控振荡器VC O。

其结构图如图1所示。

使用锁相环时一般在负反馈线路中插入一个运算器。

通用锁相环的典型产品有C D4064,最高工作频率为112M Hz,它的同类产品为M C14046和CC4046。

高速C MOS电路74CH4046,最高工作频率可达40M Hz。

退出登录用户管理锁相环CD4046的原理详细介绍及应用电路作者：佚名来源：不详发布时间：2006-4-17 21:18:04 [收藏] [评论]锁相环CD4046的原理详细介绍及应用电路锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成，如图1所示。

图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约1 00MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

锁相环 CD4046 应用介绍锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成，如图1 所示。

图1 压控振荡器的输出Uo 接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud 大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui 与来自压控振荡器的输出信号Uo 相比较，比较结果产生的误差输出电压UΨ正比于Ui 和Uo 两个信号的相位差，经过低通滤波器滤除高频量后，得到一个平均值电压Ud。

这个平均值电压Ud 朝着减小VCO 输出频率和输入频率之差的方向变化，直至VCO 输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

图2 当锁相环入锁时，它还具有“捕捉”信号的能力，VCO 可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO 锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1 不等于VCO 输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046 是通用的CMOS 锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0 10kHz 下功耗仅为600μW，属微功耗器件。

图2 是CD4046 的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2 脚相位比较器Ⅰ的输出端。

3 脚比较信号输入端。

4 脚压控振荡器输出端。

退出登录用户管理锁相环CD4046的原理详细介绍及应用电路作者：佚名来源：不详发布时间：2006-4-17 21:18:04 [收藏] [评论]锁相环CD4046的原理详细介绍及应用电路锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成，如图1所示。

图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约1 00MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

锁相环CD4046应用介绍锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成，如图1所示。

图1 压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo 相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

3.1 锁相环CD4046原理及应用3.1.1锁相环路的构成 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PD）、压控振荡器（VCO）、低通滤波器三部分组成，如图1所示图1 锁相环路的基本组成框图压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Uc大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压Ud正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Uc。

这个平均值电压Uc朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO 锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

3.1.2CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：图1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

锁-相-环-CD4046-应-用-介锁相环 CD4046 应用介绍朗清锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（器（VCO）。

低通滤波器三部分组成，如图1所示。

图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo 果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后值电压Ud。

这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

摘要测量汽车转速是车辆工程重要组成部分。

本文是基于利用数字锁相环4046的锁相和压控振荡原理配合合理的传感器采集信号。

本文是利用点火信号的磁电感应转换而来的转速信号，然后经过限幅和电压比较将信号转换成方波即脉冲的形式，经过处理后的信号送给数字锁相环4046的输入信号端口，采用4046的第二相位比较器，当输出信号的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。

频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和6、7管脚间的电容和11、12管脚上外接的电阻的大小。

4046的输出信号经计数器计数，数据锁存后，送给译码电路，译码输出驱动共阴极发光二极管，直接显示测量结果。

本文的方案将用于不同气缸的汽车转速的测量，具有一定的实用价值和应用前景。

关键词：信号转换，压控振荡，相位差，低通滤波，测量转速AbstractMeasuring vehicle speed vehicles is an important component of the project. This paper is based on the use of digital PLL lock-in the 4046 and VCO with the principle of reasonable acquisition sensor signal.This is the use of the ignition signal magnetic induction converted speed signals Then after limiting and voltage comparator of the square wave signal isconverted into the form of pulses, After treatment, the signal given to the 4,046 DPLL input signal ports, The use of 4046 compared with the second phase, when the output signal phase of the input signal with a constant phase difference, output signal frequency of the input signal frequency integer multiples. Frequency depends on the size of phase comparison of the output signal by the low-pass filter after the voltage and 6, 7 pin capacitance between the pin on 11, 12 and the external resistor size. 4046 output signal Counting, data latches, gave decoding circuit, Decoding the total output driving LED cathode direct measurement results show.In this paper, the program will be used for different cylinder motor speed measurement, has some practical value and prospects.第一章 引言1.1锁相环基本原理一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1，Ud = Kd (θi –θo) U F = Ud F （s ）θi θo 图11.1.1．鉴相器（PD ）构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。