硬件课程的设计的讲义共29页文档
- 格式：ppt
- 大小：753.50 KB
- 文档页数：29
当前位置：文档之家 › 硬件课程的设计的讲义共29页文档
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
18. FEN： 将标志位存入ALU内部的标志寄存器。 19. WEN： 将数据总线DBUS的值打入工作寄存器W中。 20. AEN： 将数据总线DBUS的值打入累加器A中。 21. 21-23: X2~ X0 ： X2、X1、X0三位组合来译码选择将数
据送到DBUS上的寄存器。 22. 24-26: S2~ S0 ： S2、S1、S0三位组合决定ALU做何种运
❖设计指令执行流程
➢ 根据模型机结构图设计指令系统中每条指令的执行流程. ➢ 一条指令从内存取出到执行完,需要若干个及其周期. ➢ 任何指令的第一个机器周期都是“取指令周期” ➢ 防止微操作之间有时序冲突
哪些微操作信息可以放到同周期 哪些微操作信息不可以放到同周期 ➢ DBUS,ABUS,IBUS仅是传输信息的通路,无寄存信息的功 能,利用总线传输信息时要保证信息的唯一性,ALU无寄存 功能
控制 信号 安排
ELP
T直通门
PCOE
PC 011
F寄存器
ALU
S2 S1
S0
操作 控制器
操作信号
MAR MAREN
A累加器 AEN
IR IREN
ABUS地 址总线
EM 主存储器
W工作寄存器 WEN
2:1
选通 IBUS指令总线
器
ICEN
EMEN EMRD EMWR X2 X1 X0, 总线控制
中断信号 13 INT_CODE
– 输入：用开关输入二进制量 – 输出：7段数码管和LED显示 • 指令系统规模：64条指令，7种类型，5种寻址方式
5
❖ 整机逻辑框图
6
芯片引脚
7
❖ 设计指令系统
• 指令类型: – 算术/逻辑运算指令 – 移位指令 – 数据传送指令 • MOV R? A 将A中的值送入R?中 – 程序跳转控制类指令 • JC MM 当进位标志R_CY=1时,跳转到MM地址 • JZ MM 当零标志R_Z=1时,跳转到MM地址 – 存储器操作指令 • MOV MM,A 将A中的值送入存储器MM地址中 – 输入/输出指令
流程图
T2(010)
T1(001) T0(000)
开始
PC MAR
EM W W IR PC+1PC
PCOE；MAREN EMEN；EMRD WEN
IREN
CPL A
T4 T3
译码或测试 ADD A,R?
T5 T4 T3
14
指令流程： 如：“取指”流程（以表格形式表示）
指令
指令 功能
_FATCH_ 取指令
操作码 000000
节拍 数
微操作
T2 PC MAR (010)
T1 EM W (001)
T0 W IR (000) PC+1PC
控制信号
PCOE MAREN EMEN EMRD WEN IREN
p6 15
指令执行
00 或 01 或 10 或 11
3：寄存器间接寻址： 4：存储器直接寻址： 5：累加器寻址 ： A
R? （R?中存放的是操作数地址） EM （存储器地址，8位二进制）
9
模型机指令系统
10
❖确定微操作控制信号及其实现方法
1. XRD ： 外部设备读信号，当给出了外设的地址后，输出此 信号，从指定外设读数据。
里。
14. STEN： 将数据总线DBUS上数据存入堆栈寄存器ST中。 15. RRD： 读寄存器组R0-R3，寄存器R?的选择由指令的最低
两位决定。
16. RWR： 写寄存器组R0-R3，寄存器R?的选择由指令的最低 两位决定。
17. CN： 决定运算器是否带进位移位，CN=1带进位，CN=0不 带进位。
7. EINT： 中断返回时清除中断响应和中断请求标志，便于下 次中断。
8. ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控 制程序跳转。
9. FSTC：进位置1，CY=1
10. FCLC：进位置0，CY=0
11
11. MAREN：将地址总线ABUS上的地址打入地址寄存器MAR。 12. MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 13. OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT
计算机硬件课程设计
袁静波
东北大学秦皇岛分校
2
一、实 验 设 备
• 硬件
– PC机
• 软件
– Xilinx ISE 8.1 – Model 型 机 设 计
设计整机逻辑框图 设计指令系统
设计指令执行流程 设计微操作控制信号
编写VHDL源程序
仿真测试
4
❖ 设计总要求
• 总线结构:单总线，数据总线位数16位、地址总线16位； • 存储器:内存容量64K*16bit • 控制器:用硬联线控制器实现26位微操作控制信号 • 运算器:单累加器，实现加、减等8种操作 • 外设：
8
•指令操作数寻址方式及其编码
1：立即数寻址 如：MOV A, #II 将立即数II送入累加器A中 第1个字节 011111 XX 操作码
第2个字节 如 26：00011010 8位立即数II
2：寄存器直接寻址 如：MOV A， R？ 将寄存器R?的值送到累加器A中
第1个字节 011100 R? 操作码及R?选择
2. EMWR： 程序存储器EM写信号。
3. EMRD： 程序存储器EM读信号。
4. PCOE： 将程序计数器PC的值送到地址总线ABUS上(MAR)。
5. EMEN： 将程序存储器EM与数据总线DBUS接通，由 EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM 读出数据送到DBUS。
6. IREN： 将程序存储器EM读出的数据打入指令寄存器IR。
算。 12
CPU逻辑框图
DBUS数据总线
Display
OUTEN portout
111 RRD=’0’
Input
keyin 000
111 RRD=’0’
堆栈寄存器 中断向量寄存器
ST 010 STEN
IA 001
110
100
L左移 D直送
寄存器组
R3
...
RRD RWR
R0
RRD
RWR
101
R右移 移位寄存器
硬件课程的设计的讲义
1、战鼓一响，法律无声。——英国 2、任何法律的根本；不，不成文法本 身就是 讲道理 ……法 律，也 ----即 明示道 理。— —爱·科 克
3、法律是最保险的头盔。——爱·科 克 4、一个国家如果纲纪不正，其国风一 定颓败 。—— 塞内加 5、法律不能使人人平等，但是在法律 面前人 人是平 等的。 ——波 洛克
据送到DBUS上的寄存器。 22. 24-26: S2~ S0 ： S2、S1、S0三位组合决定ALU做何种运
❖设计指令执行流程
➢ 根据模型机结构图设计指令系统中每条指令的执行流程. ➢ 一条指令从内存取出到执行完,需要若干个及其周期. ➢ 任何指令的第一个机器周期都是“取指令周期” ➢ 防止微操作之间有时序冲突
哪些微操作信息可以放到同周期 哪些微操作信息不可以放到同周期 ➢ DBUS,ABUS,IBUS仅是传输信息的通路,无寄存信息的功 能,利用总线传输信息时要保证信息的唯一性,ALU无寄存 功能
控制 信号 安排
ELP
T直通门
PCOE
PC 011
F寄存器
ALU
S2 S1
S0
操作 控制器
操作信号
MAR MAREN
A累加器 AEN
IR IREN
ABUS地 址总线
EM 主存储器
W工作寄存器 WEN
2:1
选通 IBUS指令总线
器
ICEN
EMEN EMRD EMWR X2 X1 X0, 总线控制
中断信号 13 INT_CODE
– 输入：用开关输入二进制量 – 输出：7段数码管和LED显示 • 指令系统规模：64条指令，7种类型，5种寻址方式
5
❖ 整机逻辑框图
6
芯片引脚
7
❖ 设计指令系统
• 指令类型: – 算术/逻辑运算指令 – 移位指令 – 数据传送指令 • MOV R? A 将A中的值送入R?中 – 程序跳转控制类指令 • JC MM 当进位标志R_CY=1时,跳转到MM地址 • JZ MM 当零标志R_Z=1时,跳转到MM地址 – 存储器操作指令 • MOV MM,A 将A中的值送入存储器MM地址中 – 输入/输出指令
流程图
T2(010)
T1(001) T0(000)
开始
PC MAR
EM W W IR PC+1PC
PCOE；MAREN EMEN；EMRD WEN
IREN
CPL A
T4 T3
译码或测试 ADD A,R?
T5 T4 T3
14
指令流程： 如：“取指”流程（以表格形式表示）
指令
指令 功能
_FATCH_ 取指令
操作码 000000
节拍 数
微操作
T2 PC MAR (010)
T1 EM W (001)
T0 W IR (000) PC+1PC
控制信号
PCOE MAREN EMEN EMRD WEN IREN
p6 15
指令执行
00 或 01 或 10 或 11
3：寄存器间接寻址： 4：存储器直接寻址： 5：累加器寻址 ： A
R? （R?中存放的是操作数地址） EM （存储器地址，8位二进制）
9
模型机指令系统
10
❖确定微操作控制信号及其实现方法
1. XRD ： 外部设备读信号，当给出了外设的地址后，输出此 信号，从指定外设读数据。
里。
14. STEN： 将数据总线DBUS上数据存入堆栈寄存器ST中。 15. RRD： 读寄存器组R0-R3，寄存器R?的选择由指令的最低
两位决定。
16. RWR： 写寄存器组R0-R3，寄存器R?的选择由指令的最低 两位决定。
17. CN： 决定运算器是否带进位移位，CN=1带进位，CN=0不 带进位。
7. EINT： 中断返回时清除中断响应和中断请求标志，便于下 次中断。
8. ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控 制程序跳转。
9. FSTC：进位置1，CY=1
10. FCLC：进位置0，CY=0
11
11. MAREN：将地址总线ABUS上的地址打入地址寄存器MAR。 12. MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 13. OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT
计算机硬件课程设计
袁静波
东北大学秦皇岛分校
2
一、实 验 设 备
• 硬件
– PC机
• 软件
– Xilinx ISE 8.1 – Model 型 机 设 计
设计整机逻辑框图 设计指令系统
设计指令执行流程 设计微操作控制信号
编写VHDL源程序
仿真测试
4
❖ 设计总要求
• 总线结构:单总线，数据总线位数16位、地址总线16位； • 存储器:内存容量64K*16bit • 控制器:用硬联线控制器实现26位微操作控制信号 • 运算器:单累加器，实现加、减等8种操作 • 外设：
8
•指令操作数寻址方式及其编码
1：立即数寻址 如：MOV A, #II 将立即数II送入累加器A中 第1个字节 011111 XX 操作码
第2个字节 如 26：00011010 8位立即数II
2：寄存器直接寻址 如：MOV A， R？ 将寄存器R?的值送到累加器A中
第1个字节 011100 R? 操作码及R?选择
2. EMWR： 程序存储器EM写信号。
3. EMRD： 程序存储器EM读信号。
4. PCOE： 将程序计数器PC的值送到地址总线ABUS上(MAR)。
5. EMEN： 将程序存储器EM与数据总线DBUS接通，由 EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM 读出数据送到DBUS。
6. IREN： 将程序存储器EM读出的数据打入指令寄存器IR。
算。 12
CPU逻辑框图
DBUS数据总线
Display
OUTEN portout
111 RRD=’0’
Input
keyin 000
111 RRD=’0’
堆栈寄存器 中断向量寄存器
ST 010 STEN
IA 001
110
100
L左移 D直送
寄存器组
R3
...
RRD RWR
R0
RRD
RWR
101
R右移 移位寄存器
硬件课程的设计的讲义
1、战鼓一响，法律无声。——英国 2、任何法律的根本；不，不成文法本 身就是 讲道理 ……法 律，也 ----即 明示道 理。— —爱·科 克
3、法律是最保险的头盔。——爱·科 克 4、一个国家如果纲纪不正，其国风一 定颓败 。—— 塞内加 5、法律不能使人人平等，但是在法律 面前人 人是平 等的。 ——波 洛克