实验四、 计数器的设计 电子版实验报告

  • 格式:doc
  • 大小:3.58 MB
  • 文档页数:4

下载文档原格式

  / 4
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验四:计数器的设计

实验室:信息楼247 实验台号: 4 日期:

专业班级:机械1205 姓名:陈朝浪学号: 20122947

一、实验目的

1. 通过实验了解二进制加法计数器的工作原理。

2. 掌握任意进制计数器的设计方法。

二、实验内容

(一)用D触发器设计4位异步二进制加法计数器

由D触发器组成计数器。触发器具有0和1两种状态,因此用一个触发器

就可以表示1位二进制数。如果把n个触发器串起来,就可以表示N位二进制

数。(用两个74LS74设计实现)

(二)利用74LS161设计实现任意进制的计数器

设计要求:学生以实验台号的个位数作为所设计的任意进制计数器。

先熟悉用1位74LS161设计十进制计数器的方法。

①利用置位端实现十进制计数器。

②利用复位端实现十进制计数器。

提示:设计任意计数器可利用芯片74LS161和与非门设计,74LS00为2输

入与非门,74LS30为8输入与非门。

74LS161为4位二进制加法计数器,其引脚图及功能表如下。

三、实验原理图

1.由4个D触发器改成的4位异步二进制加法计数器

2.由74LS161构成的十进制计数器

四、实验结果及数据处理

1.4位异步二进制加法计数器实验数据记录表

2. 画出你所设计的任意进制计数器的线路图,并说明设计思路。

设计思路:四进制为四个输出Q3Q2Q1Q0=0000,0001,0010,0011循环,第一个无效状态为0100 1,置位法设计四进制计数器:当检测到输入为0011时,先输出显示3,然后再将D

置于低电位,计数器输出Q3Q2Q1Q0复位。

2,复位法设计四进制计数器:当检测到第一个无效状态0100时,通过与非门的反馈计数器的Cr首先置于低电平使计数器复位为0000。

五、思考题

1. 由D触发器和JK触发器组成的计数器的区别?

答:D触发器是cp上升沿触发,JK触发器是下降沿触发。

2. 74LS161是同步还是异步,加法还是减法计数器?

答:同步。加法计数器。

3. 设计十进制计数器时将如何去掉后6个计数状态的?

答:加一个与非门形成负反馈。当计数到第一个无效状态Q3Q2Q1Q0==1010时,Q3和Q1全为1,Q1,Q3接与非门,输出作为复位信号,使所有触发器复位,从而去掉了后6个状态。