IA-32结构微处理器与8086

6. 数据流SIMD扩展（ Streaming SIMD Extensions -SSE） 自Pentium III处理器开始，在IA32微处理器中引进了数据流SIMD（单指 令多数据）扩展（SSE）技术。SSE指令 集包括了70条指令，其中包含提高3D图 形运算效率的50条SIMD浮点运算指令、 12条MMX 整数运算增强指令、8条优化内 存中连续数据块传输指令。
同济大学电信学院
2.1.1 8086功能的扩展
128 位指令设计以支持媒体和科学应用 。由于这些指令所用的向量操作数允许应用 程序在多个向量元素上并行操作。元素能是 整数（从字节至四字）或浮点数（单精度或 双精度）。
同济大学电信学院
2.1.1 8086功能的扩展
在SSE2的基础上又增加了13个额外 的SIMD指令。SSE3 （ Streaming SIMD Extensions3）中13个新指令的主要目的 是改进线程同步和特定应用程序领域， 例如媒体和游戏。这些新增指令强化了 处理器在浮点转换至整数、复杂算法、 视频编码、SIMD浮点寄存器操作以及线 程同步等五个方面的表现，最终达到提 升多媒体和游戏性能的目的。
同济大学电信学院
2.1.2 8086性能的提高
到了奔腾处理器增加了第二个执行流水 线以达到超标量性能（两个已知的流水线u 和v，一起工作能实现每个时钟执行两条指 令）。
同济大学电信学院
2.1.2 8086性能的提高
Intel Pentium 4处理器是第一个基 于Intel NetBurst微结构的处理器。Intห้องสมุดไป่ตู้l NetBurst微结构是新的32bit微结构，它 允许处理器能在比以前的IA-32处理器更 高的时钟速度和性能等级上进行操作。 Intel Pentium 4处理器有快速的执行引擎 、Hyper流水线技术与高级的动态执行。 使指令执行的并行性进一步提高，从而 做到在一个时钟周期中可以执行多条指 令。
同济大学电信学院
2.1.1 8086功能的扩展
32位，无论从能表示的数的范围， 还是能寻址的物理地址，特别是能寻址 的物理地址都极大的扩展了。使得微处 理器能取代以前的所谓“大型机”，能 应用于各种领域，从而极大地促进了计 算机在各行各业中的应用。
同济大学电信学院
2.1.1 8086功能的扩展
32位地址能寻址4GB物理地址。到目 前，仍远大于主流计算机的实际内存配置 ，仍有广阔的应用余地。
同济大学电信学院
2.1.2 8086性能的提高
80386利用芯片内由6个能并行操作的 功能部件组成，从而使执行一条指令缩短为 两个时钟周期。
同济大学电信学院
2.1.2 8086性能的提高
80486将80386处理器的指令译码和执 行部件扩展成五级流水线，进一步增强了其 并行处理能力，在五级流水线中最多可有五 条指令被同时执行，每级都能在一个时钟周 期内执行一条指令，80486微处理器最快能 够在每个CPU时钟周期内执行一条指令。
同济大学电信学院
2.1.1 8086功能的扩展
1. 从16位扩展为32位 8086是16位微处理器。它的内部寄存 器的主体是16位的。它的主要用于存放操 作数的数据寄存器是16位的。它的主要的 用作为地址指针的指针寄存器也是16位的 。依赖分段机制，用20位段基地址加上16 位的偏移量形成了20位的地址，以寻址1MB 的物理地址。
同济大学电信学院
2.1.1 8086功能的扩展
2. 从实模式至保护模式 当1981年，IBM公司刚推出IBM-PC时 ，主频是5MHz，内存是64KB-128KB，没有 硬盘，只有单面单密度的软盘，到了 PC/XT，才有10MB硬盘。在这样的硬件资 源下，采用的操作系统是PC-DOS（MS-DOS ）。这是单用户、单任务的磁盘操作系统 。操作系统本身没有程序隔离、没有保护 。这是DOS遭受病毒泛滥的内因。
同济大学电信学院
2.1.1 8086功能的扩展
以上三点是80386相对于8086的主要 功能扩展。
同济大学电信学院
2.1.1 8086功能的扩展
4. 浮点支持 工程应用、图形处理、科学计算等 要求浮点支持（实数运算）。因此，自 80486芯片开始，在IA-32微处理器中集 成了x87（及其增强）浮点单元。
同济大学电信学院
2.1.2 8086性能的提高
1. 利用流水线技术提高操作的并行性 提高性能的一个重要方面是利用超 大规模集成电路的工艺与制造技术提高 芯片的主频。即减少一个时钟周期的时 间。提高性能的另一重要方面是缩短执 行指令的时钟周期数。在8086中，利用 流水线把取指令与执行指令重叠，减少 了等待取指令的时间，从而使大部分指 令的执行为四个时钟周期。
同济大学电信学院
2.1.1 8086功能的扩展
随着PC机的大量普及，随着硬件性 能的迅速提高。要求有能保护操作系统 核心软件的多任务操作系统。为使这样 的操作系统能在微型计算机系统中应用 与普及，要求微处理器本身为这样的操 作系统提供支持。
同济大学电信学院
2.1.1 8086功能的扩展
于是，从80286开始，在80386中真 正完善保护模式。在保护模式下，程序 运行于四个特权级。这样，可以实现操 作系统核心程序与应用程序的严格的隔 离。保护模式支持多任务机制，任务之 间完全隔离。
CS DS SS ES IP 内部寄存器
段寄 存器
I/O 控制 电路
外部 总线
运算寄存器 执行部件 控制电路 8位 状态寄存器 执行部件（EA） 总线接口部件（BIU）
ALU
1 2 3 4 5 6 指令缓冲队列
同济大学电信学院
2.1.2 8086性能的提高
2. 引入片内缓存（CACHE） 随着超大规模集成电路技术的发展， 存储器的集成度和工作速度都有了极大的 提高。但是，相对于CPU的工作速度仍然 至少差一个数量级。为了减少从存储器中 取指令与数据的时间，利用指令执行的局 部性原理，把近期可能要用到的指令与数 据放在工作速度比主存储器更高（当然， 容量更小）的缓存中。
同济大学电信学院
2.1.1 8086功能的扩展
5. MMX技术 为支持多媒体技术的应用，如音乐 合成、语音合成。语音识别、音频和视 频压缩（编码）和解压缩（译码）、2D 和 3D 图形（包括 3D 结构映像）和流 视频等等。IA-32处理器中增加MMX技术 及相应的指令
同济大学电信学院
2.1.1 8086功能的扩展
第2章IA-32结构微处理与8086
2.1 2.2 2.3 2.4 2.5
8086/8088 CPU
8086/8088外围电路 80286 CPU 80386 CPU Pentium CPU
同济大学电信学院
2.1 IA-32 微处理器是8086的延伸
IA-32结构微处理器的增长基本上按摩 尔定律发展，已经经历许多代。但从使用者 （包括程序员）的角度来看，它是以8086处 理器为基础，是一个兼容的微处理器系列， 是8086在功能上和性能上的延伸。
同济大学电信学院
2.1.3 8086/8088的功能结构
通用寄存器 AH BH CH DH SP BP DI SI 16 位 AL BL CL DL AX BX CX DX 地址加法器 ∑ 16 位 20 位
CS DS SS ES IP 内部寄存器
段寄 存器
I/O 控制 电路
外部 总线
运算寄存器 执行部件 控制电路 8位 状态寄存器 执行部件（EA） 总线接口部件（BIU）
2.1.3 8086/8088的功能结构
通用寄存器 AH BH CH DH SP BP DI SI 16 位 AL BL CL DL AX BX CX DX 地址加法器 ∑ 16 位
EU功能：指令的
20 位
执行
其中主要由数据寄 存器、指针寄存器与算 术逻辑单元（ALU）组 成。EU从指令队列取出 指令代码，将其译码， 发出相应的控制信号， 数据在ALU中进行运算， 运算结果的特征保留在 标志寄存器中。
同济大学电信学院
2.1.2 8086性能的提高
这样的思想，进一步在处理器中实现， 即在处理器芯片中实现了缓存。目前，通常 在处理器芯片上有指令和数据分开的一级缓 存与指令与数据混合的二级缓存。且缓存的 容量越来越大。从而进一步提高了处理器的 性能。
同济大学电信学院
2.1.2 8086性能的提高
总之，IA-32系列处理器芯片就是沿着 这样的思路发展的。因此，8086是IA-32系 列处理器的基础。而且，任一种IA-32处理器 芯片在上电后，就是处在8086的实模式。根 据需要，用指令进入各种操作模式。所以， 学习IA-32处理器必须学习掌握8086，也只 能从8086入手。
同济大学电信学院
2.1.3 8086/8088的功能结构
通用寄存器 AH BH CH DH SP BP DI SI 16 位 AL BL CL DL AX BX CX DX 地址加法器 ∑ 16 位 20 位
CS DS SS ES IP 内部寄存器
段寄 存器
I/O 控制 电路
外部 总线
运算寄存器 执行部件 控制电路 8位 状态寄存器 执行部件（EA） 总线接口部件（BIU）
ALU
1 2 3 4 5 6 指令缓冲队列
图 2.1 8086 微处理器组成原理
当运算结束，BIU将运算结 果送入指定的内存单元或外设。 当队列空时，EU就等待， 直到有指令为止。当8088队列 空出一个字节，8086空出两个 字节时，BIU就自动执行一次 取指令周期，将新指令送入队 列。 若BIU正在取指令，EU发出 访问总线的请求，则必须等 BIU取指完成后，该请求才能 得到响应。 一般情况下，程序顺序执 行，当遇到跳转指令时，BIU 就使指令队列清空，从新地址 取出指令并立即传给EU执行。 同济大学电信学院
ALU